第2讲 第2章 F2812结构与最小系统 2013-3-4.ppt

DSP控制器原理与应用 第2章 F2812总体结构、最小系统 程序开发流程 DSP F2812的总体结构框图 TMS320F2812（DSP）总体结构 （1）CPU：32位字长 （2）存储器映像：片内18K SARAM，32KFlash，2K OTP，外设寄存器帧（外设帧，相当于存储器映像外设寄存器） （3）引导ROM：每片2812出厂时均在引导ROM固化有一段启动引导程序和常用数学函数如sin的查找表。 （4）片外存储器接口（XINTF）：可编程外存储器接口的时序参数，实现与各种异步存储器芯片的无缝连接。 思考题2-1：什么叫无缝接口与有缝接口？ （5）时钟与系统控制单元：时钟模块产生CPU所需的工作频率。系统控制单元包括看门狗和低功耗模式控制。 DSP F2812总体结构 （6）CPU定时器：长时定时器，可定时数小时、数天。 思考题2-2：当定时器输入时钟频率为上兆赫兹时，用什么办法能定时数小时或更长时间？ （7）外设中断扩展模块：DSP内核中断输入（外部不可见）INT1~INT12每个扩展成8个，共计12?8=96个中断输入。 （8）外部中断：DSP引脚中断请求输入XINT1、XINT2、XNMI_XINT13 （9）事件管理器模块：比较单元、正交编码单元、捕获单元、事件定时器、事件定时器PWM引脚，PWM引脚，事件中断等。 思考题2-3：事件定时器与CPU定时器有什么区别？各用在什么场合？ DSP F2812总体结构 （10）模数转换器（A/D）：12位单极性A/D转换器，集成两个8通道模拟多路开关和采样保持器。 思考题2-4：设A/D转换器模拟电源输入设定为3.3V，则数据D与输入电压V之间的转换表达式是什么？ （11）串口外设：包括2个异步串口（SCI-A，SCI-B）和1个同步串口（SPI），一个CAN总线接口，一个多通道缓冲串行接口（McBSP）。 思考题2-5：异步/同步串口在异/同上差别是什么？ （12）通用输入/输出口（GPIO）：56根I/O引脚，可编程配置成特定外设专用引脚。 （13）仿真逻辑单元：JTAG（Jiont Test Action Group,联合测试行动组,一个国际标准化组织)接口，要接专用DSP仿真器才能调试。 TMS320F2812 外地址总线引脚 TMS320F2812 外数据总线引脚 F2812外存储器接口(XINTF)读写引脚 F2812工作模式（微处理器/微计算机模式）配置引脚 F2812外存储器接口(XINTF)地址信号 F2812外存储器接口(XINTF)数据信号 F2812外存储器接口(XINTF)读写信号 F2812外存储器接口(XINTF)片选信号 F2812的工作模式设置信号 外存储器接口(External Interface, XINTF) The external interface is a non-multiplexed (非多路的)asynchronous(异步) bus, similar to the C240x external interface. The external interface on the 2812 is mapped into five fixed zones (5个存储区块:Zone 0, Zone 1, Zone 2, Zone 6, Zone 7). F2812的5个存储器区寻址空间 Zone 0: 8K×16 Zone 1: 8K×16 Zone 2: 512K×16 Zone 6: 512K×16 Zone 7: 16K×16 (mapped here if MP/MC = 1) 思考题2-6 : 外寻址空间1M用多少根地址线?32 位地址值表示1M地址范围的数值表达式是什么? Memory Map 2812 XINTF signals(多存储区Zone) 扩展存储器的最小系统需要的控制总线CB XRD(读控制信号,输出/高阻) Read Enable. Active-low read strobe. The read strobe waveform is specified, per zone basis, by the Lead, Active, and Trail periods in the XTIMINGx registers. NOTE: The XRD and XWE signals are mutually exclusive. 扩展存储器的最小系统需要的控制总线CB XWE引脚(写控制信号,输出/高阻) Write Enable. Active-low write strobe. The write strobe waveform is speci