第4章组合逻辑电路(new).ppt

第四章 组合逻辑电路 解：（1）由逻辑图逐级写出逻辑表达式。 为了写表达式方便，借助中间变量P。 （2）化简与变换： 4.4.1 编码器 由图可写出各输出端的逻辑表达式 例2. 试用译码器和门电路实现逻辑函数： 例 试用8选1数据选择器74151实现逻辑函数： 当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例:试用4选1数据选择器实现逻辑函数： 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： 由此画出用与非门组成的半加器的逻辑图如右图所示。 G2B L L L L L L L L L Y0 H D H H H H H H H Y2 H H H D H H H H H Y4 H H H H H D H H H Y7 H H H H H H H H D C × L L L L H H H H G2A × D D D D D D D D B × L L H H L L H H G1 L H H H H H H H H A × L H L H L H L H Y1 H H D H H H H H H Y3 H H H H D H H H H Y5 H H H H H H D H H Y6 H H H H H H H D H 输 入 输 出 如图，将G2B=0,G1作为使能端(EN),C、B、A作为地址输入，G2A作为数据输入。当G1=1，CBA=010,Y2由功能表可得 其它输出均为1。 74138（3线–8线）译码器作为数据分配器时的功能表 EN A B C 74138 G2A D 数据输入 地址输入 D G2B G1 4.4.3数据选择器 一、数据选择器是指经过选择，把多个通道上的数据传送到唯一的公共通道上去。 功能表 逻辑表达式 地址变量 输入数据 由地址码决定从四路输入中选择哪一路输出。 数据输出 · · · I0 I2 I2n-1 n位通道选择信号 数据输入 逻辑图 四选一数据选择器 二、集成电路数据选择器 1.74LS151集成电路数据选择器的功能表 Y L D0 D1 D2 D3 D4 D5 D6 D7 W H D0 D1 D2 D3 D4 D5 D6 D7 － － － － － － － － G H L L L L L L L L C × L L L L H H H H B × L L H H L L H H A × L H L H L H L H 输 入 使能端 选择地址码 输 出 ②D0～D7 8个数据源 ③同相输出Y和反相输出W ①3个地址输入端 8 7 6 4 5 3 1 2 16 15 14 13 12 11 10 D3 D2 D1 D0 Y W G GND VCC D4 D5 D6 D7 A B C 9 74LS151 输入使能G为低电平有效 式中mi为C、B、A最小项。例如CBA=010时，根据最小项的性质，只有m2为1，其余各项为0，故Y=D2,即只有D2传送到输出端。 将两片74LS151连接成一个两位8选1数据选择器 D0 D1 D2 D3 D4 D5 D6 D7 D00 D01 D02 D03 D04 D05 D06 D07 Y W Y0 Y0 － 74LS151 G C B A D10 D11 D12 D13 D14 D15 D16 D17 Y W Y1 Y1 － 74LS151 EN C B A G C B A D0 D1 D2 D3 D4 D5 D6 D7 将两片74LS151连接成一个16选1数据选择器 Y W 74LS151 Y W 74LS151 1 ≥1 Y Y － D C B A D00 D01 D02 D03 D04 D05 D06 D07 D08 D09 D10 D11 D12 D13 D14 D15 G C B A G C B A D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 2. 数据选择器的应用 ⑴逻辑函数产生器 对于74LS151,当使能端G=0（低电平有效）时，Y是C、B、A和输入数据D0～D7的与或函数，它的表达式可以写成 式中mi是C、B、A构成的最小项。显然，当Di=1时，其对应的最小项mi在与或表达式中出现；当Di=0时，其对应的最小项mi在与或表达式中不出现。 利用数据选择器构成逻辑函数产生器的过程，将函数变换成最小项表达式，根据最小项表达式中mi最小项是否出现来确定各数据输入端Di的取值（当mi最小项出现时， Di取1 ，