自动报时数字钟.doc

电子技术课程设计 自动报时数字钟 学院:电子信息工程学院 班级: 自动化051501班 姓名: 白云龙 学号: 200515040101 指导教师: 闫晓梅 2008年1月 自动报时数字钟 设计任务与要求 1.用数字显示时、分、秒。12小时循环一次。 2.可以在任意时刻校准时间，要求可靠方便。 3.能以音响自动正点报时，12小时循环一次。 4.秒信号不必考虑时间精度，可利用实验仪上所提供的连续脉冲（方波）。 注：本人主要负责时分秒计时电路和校时电路。 二、总体框图 设计思想: 自动报时数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器、正点报时和校时这几个部分。数字钟要完成显示需要6个数码管，七段的数码管需要译码器械才能显示，为了简便起见，我用的四段的数码管，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的12进制可以采用74LS191的十进制计数器和D触发器来产生计数和进位。频率振荡器可以由由555定时来产生1KHZ的脉冲。主体思路如下图所示： 振荡器 　　振荡器是整个数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度。一般来说，振荡器的频率越高，计时精度越高。如果精度要求不高也可采用集成逻辑门与RC组成的时钟源振荡器或由集成定时器555与RC组成的多谐振荡器。这里选用555组成的多谐振荡器，设振荡频率f=1KHZ． 时间计时器　　 　　秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为十二进制⑴.六十进制计数器??? 可以由两块中规模集成计数器构成,一块组成十进制，另一块组成六进制，组合起来就构成六十进制计数器。??? ⑵.十二进制计数器??? 用脉冲反馈法。由两片中规模集成计数器（或一片中规模集成计数器、一片小规模集成触发器）构成，低位仍构成十进制计数器，当高位出现0001状态，低位为0011状态，即计到第13个来自“分”计数器的进位信号时，通过外加的控制电路输出一个信号（注意：该信号的电平应视计数器的功能而定，有时需高电平，有时需低电平），将“时”计数器的十位计数器强制置为0000状态，同时，将“时”的个位计数器强制置为0001状态，从而实现从12→01的十二进制计数。对于“时”十位的译码显示，在设计时应注意：一是在显示1点至点时，“时”的十位均是0，此时应使“时”十位上的“0”显示；二是“时”的十位实际上只是显示“0”和“1”两种状态校原理在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校对。我们知道，校对时间总是在我们选定的标准时间到来之前进行的，一般来说，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，应将秒计数器清零，时钟暂停计数，处于等待启动阶段；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，在设计校对电路时，应能方便、可靠地实现这四个阶段所要求的功能。必须注意，增加校对电路不能影响时钟的正常计时。 报时电路 当数字钟快达到正点时开始报时，最后一响为正点。 三、选择器件 1.4位同步二进制计数器74LS161 74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，这里介绍一下他的资料： 74ls161引脚图 管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC.?? (TC=Q0·Q1·Q2·Q3·CET) 74LS161功能表 输???????????????? 入 输?????? 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑