labview入门.ppt

数据格式 数据转换 模拟输入信号的连接方式 采样模式 伪同步采集模式：当由定时器脉冲或外部时钟有效边沿启动后，在板上逻辑的控制下以400KHz的速度，从第首通道FirstChannel开始顺序转换到末通道FirstChannel结束（FirstChannel=LastChannel）。同时转换数据顺序写入FIFO存储器中，转换完后重新进入等待比较长的时间（时间长短由用户设定），等待下一个启动信号，再开始从FirstChannel到LastChannel通道的转换，如此循环下去。 分频器采集模式：也叫连续采集模式当由定时器脉冲或外部时钟有效边沿启动后，AD开始转换当前通道，并且AD在转换时板上逻辑电路自动设置为下一个转换通道，等待下一个有效启动脉冲到来。通道转换顺序为：从首通道FirstChannel开始顺序转换到第末通道LastChannel结束，然后由重新从FirstChannel到LastChannel通道，如此循环直到用户结束转换，（FirstChannel=LastChannel）。AD转换数据顺序写入FIFO寄存器中。 FIFO数据存储 FIFO中的数据按从首通道FirstChannel到末通道LastChannel的采样数据依次循环存放，如下FirstChannel, FirstChannel+1 ,…., LastChannel…….FirstChannel,..,LastChannel,……结束 计数器8254 工作方式 方式1—可编程单次脉冲方式 方式2—频率发生器方式 方式3—方波频率发生器方式 方式4—软件触发选通方式 方式5—硬件触发选通方式 方式1—可编程单次脉冲方式 该方式要在门控信号GATE作用下工作。当装入计数初值N之后，要等GATE由低变高，并保持高时开始计数，此时输出OUT变成低电平，当计数结束时，输出变成高电平，即输出单次脉冲的宽度由装入的计数初值N来决定。当计数器减量计数未到零时，又装入一个新的计数值N1，则这个新值，不会影响当前的操作，只有原计数值减到零且有一个GATE上升沿时，计数器才从N1开始计数。如当前操作还未完，又有一次GATE上升沿时，则停止当前计数，又重新从N1开始计数，这时输出单次脉冲就被加宽。 方式2—频率发生器方式 在该方式下，计数器装入初始值，开始工作后，输出端将不断输出负脉冲，其宽度等于一个时钟周期，两负脉冲间的时钟个数等于计数器装入的初始值。在方式2中门控信号相当于复位信号，当GATE＝0时，立即强迫输出为高电平，当GATE＝1时，便启动一次新的计数周期，这样可以用一个外部控制逻辑来控制GATE，从而达到同步计数的作用。当然计数器也可以用软件控制GATE而达到同步控制目的。 方式3—方波频率发生器方式 与方式2类似，当装入一个计数器初值N后，在GATE信号上升沿启动计数，定时/计数器此时作减2计数，在完成前一半计数时，输出一直保持高电平，而在进行后一半计数时，输出又变成低电平。若装入的数N为奇数，则在（N＋1）/2个计数期间，输出保持高电平。在（N－1）/2个计数期间，输出保持低电平。若在一次计数期间，将一个新的初值装入计数器，那么在当前的计数发生跳变时，计数器马上又按新的计数开始计数。 方式4—软件触发选通方式 用控制字设置该方式后，输出即变为高电平，在GATE＝1时，计数器一旦装入初值，便马上开始计数，每当计数结束，便立即在输出端送出一个宽度等于一个时钟周期的负脉冲。如果在一次计数期间，装入了一个新的计数值。则在当前的计数结束，送出负脉冲后，马上以这个新的计数开始计数。在GATE＝0时，禁止计数，这些均与方式2同，但这不是用GATE的上升沿来启动计数的。 方式5—硬件触发选通方式 当采用该方式工作时，在GATE信号的上升沿启动计数器开始计数，输出一直保持高电平，当计数结束时，输出一个宽度等于时钟周期的负脉冲。在此种方式下，GATE是高电平或低电平都不再影响计数器工作。但计数操作可用GATE信号的上升沿重新触发，便又从原来的初值开始计数，计数期间，输出又一直保持高电平。 主要采集函数 long USB2002_CreateDevice(long DeviceID) 创建设备对象，并返回其设备对象句柄 long USB2002_ReleaseDevice(long hDevice) 释放设备对象所占用的系统资源及设备对象自身 若成功，则返回TRUE, 否则返回FALSE, 用户可以用GetLastError捕获错误码。 long USB2002_InitDeviceAD(long hDevice, unsigned long *pADPara) 初始化设备对象中的AD部件,为设备操作就绪有关工作,如预