AHB总线规范详解.pdf

AHB 总线规范读书笔记 中国科学院微电子研究所 韩健 序1 1、 概述 1 2 、 命名规则1 3、 总线结构2 4 、 信号定义3 5、 总线操作概述5 6、 基本传输5 7、 控制信号7 7.1、传输类型7 7.2、Burst传输8 7.3、传输方向9 7.4、传输大小9 7.5、保护控制10 8、地址译码10 9、响应信号11 9.1、传输完成11 9.2、传输响应11 10、仲裁12 11、AHB组件13 11.1、slave13 11.2、master 14 11.3、arbiter 16 11.4、decoder 17 12、其他18 序 AHB 总线规范是AMBA 总线规范的一部分。AMBA 总线规范是ARM 公司提出的总 线规范，被大多数SoC 设计采用，它规定了AHB （Advanced High-performance Bus ）ASB （Advanced System Bus ）APB(Advanced Peripheral Bus) 。AHB 用于高性能、高时钟频率的 系统结构，典型的应用如ARM 核与系统内部的高速RAM ，Nand Flash ，DMA ，Bridge 的 链接。APB 用于连接外部设备，对性能要求不高，而考虑低功耗问题。ASB 是AHB 的一种 替代方案，没有关注过它的使用，也没有见过其实际使用范例。因项目需要，阅读AHB 总 线规范，并做读书笔记。下面主要介绍AHB 规范（AMBA Specification Rev2.0 ），预计今 后加入APB 协议部分。 1、概述 AHB 总线规范被用来作为 SoC 设计的内部高速总线，挂载高速设备，如图一所示。 图一、典型AHB 总线系统 AHB 总线具有如下特性： • burst transfers • split transactions • single cycle bus master handover • single clock edge operation • non-tristate implementation • wider data bus configurations (64/128 bits). 2、命名规则 H ：以H 开头代表AHB 总线定义的信号，以区别系统设计时的其他信号 n: 低电平有效。如HRESETn 低电平有效的reset 信号，也是AHB 协议里唯一的低电 1 平有效信号。 x: 针对某一Master 或Slave 的信号，如HBUSREQx1 为Master1 的bus request 信号。 3 、总线结构 AHB 总线系统有Master 、Slave 和Infrastructure 构成。Infrastructure 由Arbiter ，数据多 路，地址控制多路，译码器构成。有需要占用总线的Master 向Arbiter 提出占用总线请求， Arbiter 授权给指定的Master 。任一时间周期只有一个Master 可以接入总线，对其指定的Slave 进行读写操作。总线统一规划slave 的地址，译码器根据地址选择哪个slave 与master 进行 数据通信。授权访问机制通过多路选择器实现：Arbiter 将获得授权的master 序号传输给地 址和写数据多路，以选择哪个master 接入总线；地址译码器根据master 需要访问的地址选 择master ，并为写数据多路提供控制信号以选通相应的slave 。下图取自ARM Specification p3-4 ，显示了三个Master ，四个Slave 的连接。