第五章CPU试题.ppt

第五章 中央处理器习题 1、有一主频为25MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。 (1)假定存储器为“0”等待，求计算机平均速度（每秒执行的机器指令条数）。 (2)假如存储器速度较慢，每两个机器周期中有一个访问存储器周期，需插入两个时钟的等待时间，求计算机器平均速度。 解：(1)存储器“0”等待是假设在访问存储器时，存储周期=机器周期，此时机器周期=主振周期×2(一个机器周期由两个时钟脉冲组成)=(1/25MHz)×2=0.08μs 指令周期=2×机器周期=0.16μs 机器平均速度=1/0.16=6.25MIPS (2)若每两个机器周期有一个是访存，则需要插入两个时钟的等待时间，所以 指令周期=0.16μs+0.08μs=0.24μs 机器平均速度=1/0.24≈4.2MIPS 2、已知某计算机有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所有指令公用的，设微指令长度为32位。请算出控制存储器容量。 解：微指令所占的单元总数=(1+80×11)×32=881×32 所以控制存储器容量可选1K×32。 3、某机采用微程序控制器，已知每一条机器指令的执行过程均可分解成8条微指令组成的微程序，该机指令系统采用6位定长操作码格式。 (1)控制存储器至少应能容纳多少条微指令？ (2)如何确定机器指令操作码与该指令微程序起始地址的对应关系，请给出具体方案。 解：(1)由于一条机器指令可以分解为8条微指令，并且机器指令系统采用6位定长编码，6位定长操作码总共有26=64种不同的组合，可容纳的微指令条数为64×8=512。 (2)根据以上分析，控制存储器至少要有512个单元，所以微地址至少为9位。可用操作码直接修改微地址的6位，从而形成多路分支转移。可能采用的一种修改方案如下： OP6 OP5 OP4 OP3 OP2 OP1 ↓ ↓ ↓ ↓ ↓ ↓ μAR8 μAR7 μAR6 μAR5 μAR4 μAR3 因为每条指令包括8条微指令，所以OP与微程序地址的高六位对应，而低三位用于指示这条指令内的微指令号，就相当于块内地址一样。 4、已知某运算器的基本结构如图1所示，它具有+(加)、-(减)、M(传送)三种操作。 (1)写出图1中1~12表示的运算器的微命令。 (2)指出相斥性微操作。 (3)设计适合此运算器的微指令格式。 解：(1)上图2中1~12表示的运算器操作的微命令分别为 1：+ 2：- 3：M 4：R1→A 5：R2→A 6：R3→A 7：R3→B 8：R2→B 9：R1→B 10：BUS→R1 11：BUS→ R2 12：BUS→R3 (2)以下几组微命令相斥的： +、-、M R1→A、R2→A、R3→A R1→B、R2→B、R3→B BUS→R1 、BUS→ R2、BUS→R3 (3)此运算器的微指令格式如图2所示 5、已知某机采用微程序控制方式，其存储器容量为512×40bit，微程序在整个控制存储器中实现转移，可控制微程序的条件共12个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示： (1)微指令中的三个字段分别应为多少位？ (2)画出对应这种微指令格式的微程序控制器逻辑框图。 解：(1)假设判别测试字段中每一位为一个判别标志，那么由于有12个转移条件，故该字段为4位，下地址字段为9位。由于控制容量为512单元，微命令字段是(40-4-9)=27位。 (2)对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，和各状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改地址寄存器的适当位数，从而实现微程序的分支转移。 6、CPU结构如图4所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1)标明图4中的四个寄存器的名称。 (2)简述取指令的数据通路。 (3)简述完成指令LDA X的数据通路（X为内存地址，LDA功能为(X)→(AC)）。 (4)简述完成指令ADD Y的数据通路（Y为内存地址，ADD功能为(AC)+(Y)→(AC)）。 (5)简述完成指令STA Z的数据通路（Z为内存地址，STA功能为(AC)→(Z)）。 解：(1)A为数