基于深亚微米工艺的栅接地NMOS 静电放电保护器件衬底 - 物理学报.PDF

物理学报 Acta Phys. Sin. Vol. 62, No. 4 (2013) 047203 基于深亚微米工艺的栅接地NMOS 静电放电 保护器件衬底电阻模型研究* † 吴晓鹏 杨银堂 高海霞 董刚 柴常春 ( 西安电子科技大学微电子学院, 宽禁带半导体材料与器件教育部重点实验室, 西安 710071 ) ( 2012年9月25 日收到; 2012年11月7 日收到修改稿) 在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge, ESD) 保护器件的衬底电阻流控 电压源模型进行优化, 并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精 简衬底电阻宏模型, 所建模型准确地预估了不同衬底结构上源极扩散到衬底接触扩散间距变化对触发电压V 的影 t1 响. 栅接地n 型金属氧化物半导体器件的击穿特性结果表明, 所提出的衬底电阻模型与实验结果符合良好, 且仿真 时间仅为器件仿真软件的7%, 为ESD 保护器件版图优化设计提供了方法支持. 关键词: 栅接地n 型金属氧化物半导体器件, 静电放电, 衬底电阻模型 PACS: 72.20.−i, 73.40.Cg, 77.22.Jp, 85.30.De DOI: 10.7498/aps.62.047203 底类型对衬底电阻值的影响并没有深入讨论. 本文 1 引言 开展深亚微米栅接地n 型金属氧化物半导体(gate grounded negative channel metal oxide semiconductor, 随着集成电路工艺尺寸的不断缩小, 深亚 GGNMOS) 器件衬底电阻模型研究, 通过研究不同 微米集成电路面临的静电冲击致失效问题日趋 衬底类型、不同版图尺寸下器件衬底电阻特性的 12 严峻 . 新型静电放电 (electrostatic discharge, 变化情况, 建立了适用于不同衬底类型、具有版图 ESD) 保护电路设计与 ESD 保护器件模型研究 尺寸可调性的衬底电阻解析宏模型. 实验结果表明 受到广泛关注3−8 . 经典ESD 保护器件模型由标 模型准确可靠, 并大大缩短了仿真时间. 准MOS 器件、寄生横向双极晶体管、碰撞离化 3 电流源、衬底电阻等几部分构成 , 其中的衬底 2 GGNMOS 器件的典型衬底电阻模型 电阻取常数值. 然而由于电导率调制效应的存在, 衬底电阻在保护器件工作期间呈现出逐渐减小的 GGNMOS 器件是集成电路(integrated circuit, 9 趋势 . 采用常值衬底电阻模型, 将高估衬底电阻 IC) 电路中最常见的一种静电保护器件, 通常这种 值, 低估衬底电流, 导致保护器件的雪崩击穿特性 器件具有较大的宽长比, 其栅极和源极同时接地, 10−12 4 仿真不准确 . Ramaswamy 等 通过引入流 漏极则连接需要保护的输入输出焊盘(input/output 控电压源修正了常值衬底电阻模型, 但由于其难 pad, I/O PAD). 这种结构会在器件下方