电工技术基础（第二版）——组合逻辑电触发器和时序逻辑电路.ppt

上述两种方法的比较： 异步归零构成十二进制计数器，从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，因此这种归零方法存在一个极短暂的过渡状态1100。 同步归零构成的十二进制计数器，从状态0000开始计数，计到状态1011时，再来 一个CP计数脉冲，电路立即归零。显然，这种归零方法不存在过渡状态1100。 用74LS161构成256进制进制计数器 低位片由于CTT、CTP、清零端和置数端均为1而在CP脉冲到来时开始计数，计数到1111时，由CO端输出一个高电平，使高位片的CTT、CTP同时为1，这时高位片计数一次。之后低位片归零，重新从0000开始计数，而进位端CO不再有进位致使高位片的CTT、CTP为零，高位片不会计数，直到低位片又计满进位时才会重新推动高位片再计数一次，依此类推，直至计数至256，两片计数器同时归零，开始第二个循环计数。 16× 16 = 256 用74LS161构成60进制计数器 低位片计数至1111时推动高位片计数一次，当CP脉冲计数至第60次时，高位片计数至0011为3×16=48、低位片计数至1100等于12，高位片和低位片数据输出端的四个1送入与非门，与非门“全1出0”，给两芯片的清零端同时送入一个低电平，使两片计数器同时清零，重新开始第二个循环计数。 用74LS161构成8421码60进制计数器 个位片计数至1010时异步归零，从0开始第二个循环计数，第二个循环计数开始时个位片的清零端由于“有0出1”而对十位片的CP端产生一个上升沿，因此推动十位片计数一次；当个位片计数至第20次、30次、40次、50次时，均会推动十位片计数一次，当第60个时钟脉冲到来时，个位片计至1010，十位片计至0110，它们将同时清零，重新第二个循环计数。 用74LS161构成8421码24进制计数器 个位片计数至1010时异步归零，从0开始第二个循环计数，第二个循环计数开始时个位片的清零端由于“有0出1”而对十位片的CP端产生一个上升沿，因此推动十位片计数一次；当个位片计数至第20次时，又会推动十位片计数一次，当第24个时钟脉冲CP到来时，个位片计至0100，十位片计至0010，这两个1同时送入与非门，使两片同时清零，重新第二个循环计数。 何谓计数器的 “自启动”能力？ 你会做吗？ 如何区分同步时序逻辑电路和异步时序逻辑电路？你能判断和区分米莱型电路和莫尔型电路吗？ 试用74LS90集成计数器构成一个十二进制计数器，要求用反馈预置数法实现。 试述时序逻辑电路的分析步骤。你掌握了根据次态方程写功能真值表的方法吗？ 试用74LS161集成计数器构成一个六十进制计数器，要求用反馈清零法实现。 10.3 寄存器 数字电路中用来存放二进制数代码的电路称为寄存器。 寄存器是计算机的重要部件，通常由具有存储功能的多位触发器组合起来构成。单独一位触发器可存储1个二进制代码，存放n个二进制代码的寄存器，需用n位触发器来构成。 按照功能的不同，可将寄存器分为数码寄存器和移位寄 存器两大类。数码寄存器只能并行送入数据，需要时也只 能并行输出。移位寄存器中的数据可以在移位脉冲作用下 依次逐位右移或左移，数据既可以并行输入、并行输出， 也可以串行输入、串行输出，还可并行输入、串行输出， 串行输入、并行输出，应用十分灵活，用途也很广。 异步复位端为低电平时，寄存器清零。 1. 数码寄存器 D触发器构成的四位寄存器 D 2 1D Q 3 D 3 1D 1D D 1 1D D 0 CP Q 2 Q 1 Q 0 R 0 0 0 0 0 异步复位端为高电平时：无CP脉冲到来寄存器保持原态，CP上升沿到来后存入数码。 1 1 0 1 1 1 1 0 1 即：无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D3~D0将立即被送入进寄存器中，有： 输出不变 并行输出端 2. 移位寄存器 在存数操作之前，先将各个触发器清零。当出现第1个移位脉冲CP时，待存数码的最高位和4个触发器的数码同时右移1位，即待存数码的最低位存入Q0，而寄存器原来所存数码的最高位从Q3输出；出现第2个移位脉冲时，待存数码的次低位和寄存器中的4位数码又同时右移1位。依此类推，在4个移位脉冲作用下，寄存器中的4位数码同时右移4次，待存的4位数码便可存入寄存器。 Dr 1D C 1D C 1D C 1D C FF 0