抑制WPE之布植制程改良.PDF

Implant Process Modifications for Suppressing WPE 抑制抑制 WPE 之佈植製程改良之佈植製程改良 抑制抑制 之佈植製程改良之佈植製程改良 Executive Summary The threshold voltages of CMOS transistors can vary significantly depending on their proximity to an implant well boundary. This well proximity effect (WPE) is caused by the well implant atoms that scatter laterally from the photoresist mask. From first principles of this scattering effect and detailed modeling, modifications to the mask were found that effectively suppress this induced variation in 90nm-node transistors. Consequently, circuit design can occur without having to create complex device models to account for WPE. 互補金屬氧化半導體 （CMOS ）電晶體之 thresholdvoltages(VT) 可隨著佈植井 （implantwell ）邊界的 鄰近程度而有顯著的變化。這種井鄰近效應 （wellproximityeffect ，WP ）的產生是由於井佈植的原 子從光阻光罩 （photoresistmask ）向側邊散射的緣故。從這些散射效應的主要法則與精細的模型化結 果 ，我們發現針對光罩的各項改良能有效抑制這種效應 ，包括 90 奈米節點電晶體中的變化。因此 ， 從事電路設計時就不需要為了 WP 而建立複雜的裝置模型。 作者為任職於美國加州聖荷西 Cypress Semiconductor 的 Igor Polishchuk, Nitish Mathur, Clifford Sandstrom,PeteManos,OliverPohland 在奈米世代的 IC 製程技術中 ，管理各項製程設計的相互影響成為前所未有的重大問題 ，因為這不但 會產生設計瑕疵 ，更會造成良率之降低。CMOS 製程需要在晶圓上的特定區域內製作 N 型井與 P 型 井。有研究顯示 ，在這些井形成時 ，製程佈植的原子會從光阻光罩的邊緣向旁邊散射出去 ，然後落 在附近電晶體的通道 （ ）區域中 。 這種散射出去的原子會對該電晶體的 造成無法預期的 channel [1] Vt 效應[2]。 為了說明這個問題 ，我們來看圖圖 1(a)中兩個分別形成在井邊界相對不同位置的電晶體。下方的電晶 圖圖 體位置離井邊界較遠 ，因而不會受到側向散射的井佈植原子的影響 ，但是上方的電晶體四周的井邊 界相當接近 ，因此極有可能會有 WP 的發生。 [+] Feedback 圖圖 1.(a)兩個不同位置上一樣的電晶體會有完全不一樣的兩個不同位置上一樣的電晶體會有完全不一樣的 threshold voltage; (b)而而 threshold voltage 的差異是根據電晶的差異是根據電晶 圖圖 兩個不同位置上一樣的電晶體會有完全不一樣的兩個不同位置上一樣的電晶體會有完全不一樣的 而而 的差異是根據電晶的差異是根據電晶 體與井邊界的鄰近程度而定體與井邊界的鄰近程度而定 體與井邊界的鄰近程度而定體與井邊界的鄰近程度而定