VLSI设计课件五可编程逻辑器件.pptxVIP

P1 第5章 可编程逻辑器件 5.1 可编程逻辑器件基础 5.2 PLD的基本结构和原理 5.3 FPGA/CPLD的基本结构 P2 为什么要用PLD？ 􀂉 现场可编程 􀂉 可再编程 􀂉 在线设计验证 􀂉 好的开发软件 􀂉 快速开发原型机 􀂉 迅速投放市场 􀂉 不需要NRE费用 􀂉 用硬件模拟代替软件仿真 􀂉 … … P3 5.1 可编程逻辑器件基础 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLD－Programmable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 P4 1.PLD出现的背景 电路集成度不断提高 SSIMSILSIVLSI 计算机技术的发展使EDA技术得到广泛应用 设计方法的发展 自下而上自上而下 用户需要设计自己需要的专用电路 专用集成电路（ASIC－Application Specific Integrated Circuits）开发周期长，投入大，风险大 可编程器件PLD：开发周期短，投入小，风险小 基本思想 工程师希望有一种更灵活的设计方法，在实验室就能设计、更改大规模数字逻辑，研制自己的ASIC并马上投入使用。 P5 2.PLD发展简史 P6 3.PLD编程原理 可编程逻辑器件按照编程工艺分为四类(或三类)： 熔丝（Fuse）和反熔丝（Antifuse）编程器件 UEPROM（紫外线擦除 PROM）编程器件 EEPROM（电可擦除PROM）编程器件 SRAM（静态存储器）编程器件 前三类为非易失性（Non-Volatile）器件，编程后配置数 据保持在器件上；第四类为易失性器件，每次掉电后数据 丢失，每次上电后需重新进行数据配置（解决方法采用专 用配置芯片加载数据，如EPC1，EPC4，EPCS1等） P7 a.可编程只读存储器（PROM）（熔丝型） PROM存储元件通常有两种电路形式： 由二极管组成的破坏型电路（击穿）； 由三极管（或MOS管）组成的熔丝型电路； 加100~150mA，二极管击穿，PN节短路，字位线接通， 存储单元写‘1’ 发射极通过镍鉻熔丝和位线相连。正常工作电流下，每个存储单元都有一个”PN” 节，表示存储信息为“1‘，电流为工作电流几倍时熔丝断改写为’0‘ P8 熔丝（Fuse）技术最早用于PROM，PLD器件编程时把熔丝编程器件的熔丝烧断。 反熔丝技术则相反，编程前，编程器件呈高的阻抗 (100MΩ),当加上编程电压时，则建立低电阻(500Ω)，处于永久的导通状态，是一次性编程的。 反熔丝编程优点：开关面积小，导通电阻低，不需要附加PROM或EPROM，必威体育官网网址性好。 主要缺点：一次性编程，成本相对较高。 Actel公司ACT系列FPGA采用反熔丝编程技术。美国QuickLogic公司及Xlinx8100系列，也采用反熔丝技术。由于需求问题，Xlinx已放弃反熔丝技术，Cypress也不采用反熔丝编程元件而要推出基于SRAM的产品。 P9 b.可擦除的可编程只读存储器（EPROM）（浮置栅型） EPROM由叠栅型MOS管组成 Gate1称之为浮置栅（埋在二氧化硅绝缘层内，浮置栅与衬底间氧化层厚度为30-40um，Flash为10-15um） Gate2称之为控制栅，作用类似普通MOS管的栅极 工作原理 Gate1无电荷（‘0’）叠栅MOS管同普通MOS管当控制栅电压大于开启电压，MOS管导通 Gate1上有电子（‘1’），就会产生负电场，这样要使叠栅MOS管导通就需要更大的电压 P10 编程过程 电写入： With a high (12V) programming voltage, VDS, applied to the drain, electrons gain enough energy to “jump” onto the floating gate (gate1) UV擦除 UV light provides enough energy for the electrons stuck on gate1 to “jump” back to the bulk, allowing the transistor to operate normally P11 包括EPROM、EEPROM及闪速存储器(Flash Memory)。这三种存储器都是用悬浮栅存储电荷的方法来保存编程数据 的，因此在断电时，存储的数据不会丢失。 浮栅编程技术具有可擦除性，电路可再构造，并且可作为非易失器件，在掉电后仍能保持编程数据，不需要外接永久