微机原理及接口技术第5章存储器01.ppt

微机原理及接口技术 第5章 存储器 5.1 概述 回顾： 微型计算机的硬件组成 存储器在微机系统中的功能和作用 5.1 概述 一、存储器的分类 5.1 概述 二、主要性能指标： 容量 速度：存取时间 成本：价格 兼顾以上三方面指标 → 三极存储结构： 高速缓冲存储器、主存储器、辅助存储器 整体效果：速度 成本 容量 微机原理及接口技术 第5章 存储器 5.2 读写存储器（RAM） SRAM DRAM 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 6264芯片：8K×8bit 引线 A12～A0 D0～D7 CS1、CS2 OE WE 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 工作过程（时序） P145 写时序地址 → 片选 → 数据 → 写信号 → …… → 撤写信号 → 撤其它信号 读时序地址 → 片选 → 读信号 → 数据有效 → 撤读信号 → 撤其它信号 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 连接使用 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 连接使用 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 连接使用 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 连接使用 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 8088 CPU 内存读时序 5.2 读写存储器（RAM） 一、静态RAM（SRAM） 连接使用 5.2 读写存储器（RAM） 一、静态RAM（SRAM） SRAM应用 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 概述 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） 64K×1bit DRAM芯片 Intel 2164A 5.2 读写存储器（RAM） 二、动态RAM（DRAM） PC/XT 中 DRAM 的连接 图5.15、图5.16：DRAM控制电路的一种实现方法 图5.15、图5.16：DRAM控制电路的一种实现方法 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 在PC中的应用 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 在PC中的应用 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 在PC中的应用 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 在PC中的应用 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 在PC中的应用 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 芯片举例 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 芯片举例 5.2 读写存储器（RAM） 二、动态RAM（DRAM） DRAM 芯片举例 （2）刷新 DACK＝“0” CASx＝“1” RASx 由 控制 读“行地址”，刷新一行。 快速页模式DRAM保持行地址不变而只改变列地址，可实现更快的访问。快速页模式－Fast Page Mode（FPM） 突发模式访问（486及以后的处理器）：在建立行和列地址之后，使用突发模式，可访问后面3个相邻地址，而不需要额外的延迟或等待状态。 DRAM突发模式访问的表示：x-y-y-y 60ns DRAM：5-3-3-3（66MHz，15ns时钟周期） 1995年以前的486或Pentium latency，选择行列地址 EDO RAM：FPM的改进，“超页模式”扩展数据输出（ Extended Data Out ）当内存控制器删除列地址开始下一周期时，芯片数