内存信号完整性测试方案分析.pdf

内存信号完整性测试 方案分析 文任丹张秀斌 DDR SDRAM作为用来存储程序以及数据的地头点测在主板上的位置，在高速信号测量过程中， 方，在整个嵌入式系统中起着举足轻重的作用，它 点测位置对于测量结果的影响也尤其重要；在DDR3 从SDRAM的1倍预取技术发展到DDR3SDRAM的SDRAM的时序分析中，最大的难点莫过于读写信号 8倍预取技术，数据率从266MbpsN2133Mbps，的分离，所以时序分析主要针对于读写信号的分离 甚至DDR4 SDRAM数据率已经达到4266Mbps。内方法分析。 存颗粒在如此高的速率下工作、运行，信号完整性 问题变得尤为重要，很多的设计人员设计的电路以 示波器系统带宽选择 及排布的PCB走线，已经无法使产品一次性投入市 测量仪器的选取主要是要选择一个合适系统的 场，因此完整的进行内存颗粒信号完整性的分析已 带宽，DDR3SDRAM信号完整性测试的测量仪器 经成为产品设计过程中不可忽略的一个步骤了。 首推肯定是实时示波器，那如何选择实时示波器的 带宽呢?首先需要确定待测内存颗粒的最高斜率， 到目前为止，DDR3SDRAM仍是目前市场主 如下表1DDR3内存斜率表所示，算出幅度从20％一 流，因此本文主要讨论关于DDR3SDRAM信号完整 性测试方案。就DDR3sDRAM信号完整性测试方案 来说，我们最需要关注的主要有三个问题：测量仪 信号的电压幅值为1．5V)。理论上示波器系统的 器、探测位置、时序分析。 上升时间需要比信号上升时间快3-5倍，因此示波 测量仪器其实就是测试仪器一示波器的选择， 器系统的上升时间需要在60ps一36ps以下，这样才 如何选择一款合适带宽的示波器成为影响测量结果 能保证测得信号的上升时间与实际信号的上升时间 好坏的重要因素；探测位置即测量过程中示波器探 之间具有较小的误差，然后通过示波器系统带宽与 DDR3SDRAMDDR3-800DDR3—1066DDR3一1333DDR3一1600DDR3—1866DDR3—2133 Unit Parameter MinMaxMinMaxMil3MaxMinMaxMinMax SymbolMinMax Single—Ended 2．5 5 2．5 5 2．5 5 2．5 5 2．5 5 25 5 V／ns SRQse SlewRate Output 表1DDR3内存斜率表 161 第三届深圳国际智能交通与卫星导航位置服务展览会(20146．10—2深圳会展中心)wwwits-．expo．com 万方数据 F技术mmj LeadingTechnology 上升时间的关系，可以得出示波器带宽Bw=罢 图所示。 =9．7GHz，因此测量DDR3SDRAM内存颗粒信号完 整性测试时，最好选择带宽大于100Hz以上的实时 示波器。 探测位置 DDR3 SDRAM的高数据传输率，会引起系统的 SDRAM EMI问题，为了解决EMI辐射问题，DDR3 BGA封装图如 的引脚都采用了BGA封装，如下图1 所示。因此，如何用示波器探头探测到芯片引脚成 为了一