DDRx技术介绍-OCD、ODT、VREFCA、VREFDQ、ZQ校准、 Reset.pdf

DDRx 技术介绍-OCD、ODT、VREFCA、VREFDQ、ZQ 校准、 Reset 原创：此文由一博科技原创，转载请注明出处 在DDRx 里面经常会被一些缩写误扰，如OCD、OCT 和ODT，我想有同样困扰的大 有人在，今天还是继续上一篇的关键技术来介绍一下大家的这些困扰吧。 外驱动调校OCD （Off-ChipDriver） OCD 是在DDR-II 开始加入的新功能，而且这个功能是可选的，有的资料上面又 叫离线驱动调整。OCD 的主要作用在于调整I/O 接口端的电压，来补偿上拉与下 拉电阻值，从而调整DQS 与DQ 之间的同步确保信号的完整与可靠性。调校期间， 分别测试DQS 高电平和DQ 高电平，以及DQS 低电平和DQ 高电平的同步情况。如 果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一 档或减一档），直到测试合格才退出OCD 操作，通过OCD 操作来减少DQ、DQS 的倾斜从而提高信号的完整性及控制电压来提高信号品质。具体调校如下图一所 示。 图一OCD 不过，由于在一般情况下对应用环境稳定程度要求并不太高，只要存在差分DQS 时就基本可以保证同步的准确性，而且OCD 的调整对其他操作也有一定影响，因 此OCD 功能在普通台式机上并没有什么作用，其优点主要体现在对数据完整性非 常敏感的服务器等高端产品领域。 ODT （On-DieTermination，片内终结） ODT 也是DDR2 相对于DDR1 的关键技术突破，所谓的终结（端接），就是让信号 被电路的终端吸收掉，而不会在电路上形成反射，造成对后面信号的影响。顾名 思义，ODT 就是将端接电阻移植到了芯片内部，主板上不再有端接电路。在进入 DDR 时代，DDR 内存对工作环境提出更高的要求，如果先前发出的信号不能被电 路终端完全吸收掉而在电路上形成反射现象，就会对后面信号的影响造成运算出 错。因此目前支持DDR 主板都是通过采用终结电阻来解决这个问题。由于每根数 据线至少需要一个终结电阻，这意味着每块DDR 主板需要大量的终结电阻，这也 无形中增加了主板的生产成本,而且由于不同的内存模组对终结电阻的要求不可 能完全一样，也造成了所谓的 “内存兼容性问题”。而在DDR-II 中加入了ODT 功能，当在DRAM 模组工作时把终结电阻器关掉，而对于不工作的DRAM 模组则进 行终结操作，起到减少信号反射的作用，如下图二所示。 图二ODT 端接示意图 ODT 的功能与禁止由主控芯片控制，在开机进行EMRS 时进行设置，ODT 所终结的 信号包括DQS、DQS#、DQ、DM 等。这样可以产生更干净的信号品质，从而产生更 高的内存时钟频率速度。而将终结电阻设计在内存芯片之上还可以简化主板的设 计，降低了主板的成本，而且终结电阻器可以和内存颗粒的 “特性”相符，从而 减少内存与主板的兼容问题的出现。 重置（Reset） 重置是DDR3 新增的一项重要功能，并为此专门准备了一个引脚。这一引脚将使 DDR3 的初始化处理变得简单。当Reset 命令有效时，DDR3 内存将停止所有的操 作，并切换至最少量活动的状态，以节约电力。在Reset 期间，DDR3 内存将关 闭内在的大部分功能，所有数据接收与发送器都将关闭，且所有内部的程序装置 将复位，DLL （延迟锁相环路）与时钟电路将停止工作，甚至不理睬数据总线上 的任何动静。这样一来，该功能将使DDR3 达到最节省电力的目的，新增的引脚 如下图三所示。 图三Reset 及ZQ 引脚 ZQ 校准 如上图三所示，ZQ 也是一个新增的引脚，在这个引脚上接有一个240 欧姆的低 公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE， On-DieCalibrationEngine）来自动校验数据输出驱动器导通电阻与ODT 的终结 电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后 用512 个时钟周期，在退出自刷新操作后用256 时钟周期、在其他情况下用64 个时钟周期）对导通电阻和ODT 电阻进行重新校准。 VREFCAVREFDQ 对于内存系统工作非常重要的参考电压信号VREF，在DDR3 系统中将VREF 分为 两个信号。一个是为命令与地址信号服务的VR