第4章 组合逻辑基础.ppt

第4章 组合逻辑基础 4.1 概述 4.2 组合逻辑电路的分析 4.3 组合逻辑电路的设计 4.4 组合逻辑电路中的竞争-冒险 4.5 组合逻辑电路的Verilog HDL编程入门 4.1 概述 1. 什么是组合逻辑电路 在逻辑功能上的特点：电路任意时刻的输出状态，只取决于该时刻的输入状态，而与该时刻之前的电路输入状态和输出状态无关。 在结构上的特点：不含有具备存储功能的电路。可以由逻辑门或者由集成组合逻辑单元电路组成，从输出到各级门的输入无任何反馈连接。 2. 组合逻辑电路框图 有n个输入变量，m个输出变量，每个输入/输出变量实质上对应于二进制信号的逻辑0和逻辑1，n个输入变量有2n种输入组合，对于每一种组合，只有一个可能的输出值与之对应。把每个输入组合与其对应的输出值列成真值表，即可得到该组合电路的真值表描述。也可以用m个逻辑函数来描述，一个逻辑函数对应一个输出变量，每个输出都是n个输入的全部或部分输入变量的逻辑函数。可用一组函数式表示如下： 3. 组合逻辑电路必须研究的问题 包括逻辑分析和逻辑设计。 逻辑分析，就是在已知电路图的情况下，通过分析手段确定其逻辑功能，也就是要得到全部输出与输入之间的逻辑关系，这在分析电路性能，评价电路技术指标，或者对产品进行维修及改进过程中是非常重要的。 逻辑设计则与逻辑分析相反，是在只有需求信息的情况下，根据给定的逻辑功能要求，通过某些设计工具和设计方法确定一个能实现这个功能、且性价比最优的逻辑电路。 4.2 组合逻辑电路的分析 借助逻辑代数的知识，分析从输入到输出每条路径上的各个逻辑门的逻辑运算，通过导出每个点的逻辑函数或真值表，最终确定该电路的逻辑功能。 由于组合逻辑电路的结构是由逻辑门构成，没有反馈路径和存储单元，所以从输入端出发，逐级分析每个点的逻辑运算并写出逻辑表达式并不困难。 由门电路组成的组合逻辑电路的分析，一般可以按照以下几个步骤进行： 根据所给的逻辑电路图，写出输出函数逻辑表达式。 根据已写出的输出逻辑函数表达式，列出该电路的真值表。 由真值表或逻辑函数表达式确定电路功能。 【例4.1】分析图4.2所示组合电路的逻辑功能。 解：(1) 写出输出函数逻辑表达式。从输入端出发，逐级分析，写出各结点的逻辑表达式。 对式4.1进行化简和变换可得到如下两个逻辑函数表达式： 方案一： 方案二： 【例4.2】分析图4.3所示组合电路的逻辑功能。 (2) 根据式4.4和式4.5可列出真值表，如表4.2所示。 Proteus ISIS环境下进行仿真 在做组合逻辑电路的分析过程中，还有一个简便的方法就是在Proteus ISIS环境下进行仿真。绘制已知的逻辑电路图，给电路的每一个输入端配置一个LOGICSTATE，在每个输出配置一个LOGICPROBE，通过仿真，设置不同的LOGICSTATE的值，观察每一个LOGICPROBE的值，即可直接列出真值表。当然也可借助仿真来验证对组合逻辑电路的分析是否正确。读者可结合例4.1和例4.2进行验证。 4.3 组合逻辑电路的设计 组合电路的设计就是按给定的逻辑问题，运用相应的逻辑设计方法和逻辑器件，设计出符合要求的逻辑电路。 组合逻辑电路的设计非常灵活，方法也多种多样，同一问题，不同的设计者设计，结果不一定相同，即使是同一设计者设计，采用的设计方法和逻辑器件不同，设计结果也不相同，但不怎样，但最终得到的逻辑功能一定是相同的。 组合逻辑电路的设计通常可按以下步骤进行： 【例4.3】设计一个三变量输入的一致电路。 解: (1) 根据目要求可知，输入变量有三个，用A、B、C表示，输出只有一个，用F表示。 (2) 一致电路的输出F是在三个输入端的值完全相同时输出为1，不相同时，输出为0。因此可以列出真值表，其结果只需将表4.1中与输出F对应列中的各个值求反，即将“0”改成“1”,“1”改成“0”即可。 (3) 由真值表写出相应的逻辑函数表达式。 (公式4.6) (4) 绘制逻辑电路图。 【例4.4】设计一个实现全加器运算功能的组合逻辑电路。 解: (1) 根据需求分析可知，问题是要解决计算三位二进制数相加运算的问题。显然，事件的输入有三个，即要求参与相加的三个二进制数，输出有两个，一个是本位和，另一个是向高位的进位。 (2) 设计三个输入变量的用A、B表示参加本位相加的两个二进制数，用C表示低位向本位的进位，输出的本位和用F2表示，输出向高位的进位用F1表示，根据不同的输入组合，求对应的输出，可列出相应的真值表如表4.1所示。 (3) 由真值表可写出的逻辑表达式： 对公式4.8进行化简和变换得： (4) 根据化简后的逻辑表达可绘制逻辑电路图，若根据式4.9和式4.11的逻辑表达式可绘制出全加器逻辑电路如图4.3所示，若