第6讲 TMS320C55xDSP 外设系列之时钟.ppt

第6讲 C55x DSP外设应用 一、时钟发生器应用及编程 系统时钟发生器框图（支持文档DATASHEET,p63） 1. 内部时钟振荡器及外部晶振 两种时钟模式 （1）Clock Generation With PLL Disabled (Bypass Mode, Default) ——PLL旁路模式 （2）Clock Generation With PLL Enabled (PLL Mode)——PLL使能模式 内部时钟的频率范围 2. 各种时钟组 C55x Subsystem Clock Group Fast Peripherals Clock Group Slow Peripherals Clock Group External Memory Interface Clock Group 3. EMIF时钟（P67） 4. 修改时钟组的频率（P68） 通过设置PLL 控制器寄存器（PLLCSR）可以改变时钟组的频率。 4.1 C55x 子系统时钟 通过PLL 控制器寄存器（PLLCSR）、PLL除法器0寄存器（PLLDIV0）和PLL乘法器寄存器（PLLM）更改子系统时钟。 步骤如下： 置PLLEN位为0，切换为PLL旁路模式 置PLLRST位为1，PLL进入复位状态 通过PLLM和PLLDIV0修改PLL设置 等待1us（以使设置成功） 置PLLRST为0，释放PLL（脱离复位状态） 上拉LOCK位或设置LOCK中断以等待PLL重 现锁定 置PLLEN位为1，切换回PLL模式 4.2 快速外设时钟组（P69） 4.3 慢速外设时钟组 4.4 外部存储器时钟组 5. C55x的系统时钟相关寄存器 PLL Control / Status Register (PLLCSR) PLL Multiplier Control Register （PLLM） PLL Divider 0 Register (PLLDIV0) (Prescaler) PLL Divider1 Register (PLLDIV1) for SYSCLK1 PLL Divider2 Register (PLLDIV2) for SYSCLK2 PLL Divider3 Register (PLLDIV3) for SYSCLK3 Oscillator Divider1 Register (OSCDIV1) for CLKOUT3 Oscillator Wakeup Control Register (WKEN) CLKOUT3 Select Register (CK3SEL) CLKOUT Selection Register (CLKOUTSR) Clock Mode Control Register (CLKMD) 6 . 时钟组的CSL函数介绍（CSL支持文档，P221) CSL PLL模块为C55xx的锁相环提供功能和宏控，非手动操作。 （1） 用于设置PLL模式的配置结构体 (2) PLL相关函数及其功能 （3） PLL寄存器及其作用域 （4） 可用的PLL宏（P227) 二、通用定时器 共有4个定时器，Timer0和Timer1只能用作普通定时器，而第三个定时器即可用作普通定时器，也可用作看门狗定时器（WDT），第四个定时器（BIOS）用于DSP/BIOS计数器。 定时器0及定时器1的引脚可以输入或者输出，通过定时器信号选择寄存器（TSSR）的定时器引脚模式（TIMn_MODE）位进行配置。当TIMn_MODE=0时， TIMn引脚用于输入并连接置TIN1;当TIMn_MODE=1时， TIMn引脚用于输出并连接置TOUT1; 2. 定时器中断（DATASHEET P54) 3. 定时器操作 3.1 定时器功能引脚 3.2 定时器模式选择 3. 3 定时器使能 P21 3. 定时器时钟源选择 3. …..（较多） 3. 定时器初始化 1) Write the timer count and period values in CNTn and PRDn. 2) If a prescaler is used, write the values to the TDDR34 and PSC34 bits. 3) Set the remaining control bits to the required state. 4) Set WDEN = 1 to use the timer as watchdog timer, if necessary. 5) Set ENAMODE bits to use the