第四章-存储器03-主存储器性能提高.ppt

系 统 总 线 存储器 运算器 控制器 接口与通信 输入/输出设备 史苇杭 办公室：306 办公电话：0371 电子邮件：shiwh@zzu.edu.cn 《 计算机组成原理 》 第四章 存储器 3.1、主存储器概述 3.2、主存储器构成 3.3、主存储器扩展 3.4、主存储器与CPU的连接 3.5、主存储器的刷新 3.6、主存储器的性能提高 3.6.1、提高主存制造技术 3.6.2、单体多字存储器 3.6.3、单体双端口存储器 3.6.4、多体交叉存储器（重点） 3、主存储器 角度二：改进 存储体系结构 角度一：提高 硬件元器件 DRAM（动态——内存）与 SRAM（静态——缓存） DRAM利用电容存储电荷来保存数据，使用时需不断给电容充电。 优点： 1）集成度高：单管存储位电路，集成度高，存储容量大； 2）体积小： DRAM的地址是分批进入的，引脚数少，封装尺寸小； 3）成本低： 大约只有SRAM的1/4； 4）功耗小： 由于使用动态元件，所需功率大约只有SRAM的1/6。 缺点： 1）速度低： 由于使用动态元件，它的速度比SRAM要低。 2）需要刷新： DRAM需要刷新，不仅浪费时间还需要有配套电路。 SRAM利用双稳态触发器来保存数据，只要不断电，数据不会丢失。 状态稳定、接口简单、速度快、 但是集成度低、成本高、功耗较大， 简单回顾：RAM与ROM P87 简单回顾：RAM与ROM DRAM与CPU连接信号线时，有两种特殊问题应考虑： 1、刷新问题：需要增加刷新电路 2、地址信号输入问题：由于DRAM集成度高，存储容量大，引脚数量 太多，所以地址的输入一般采用两路锁存方式（即：地址线复用） 分两次送地址：先送行地址，后送列地址。 列地址 行地址 行地址译码器 列地址译码器 锁 存 地址总线 A19-A0 A9-A0 A19-A10 A9-A0 /RAS /CAS 采用更高速的主存或加长存储字长 为了提供CPU的工作效率，主存读写操作速度是关键。 主存是整个计算机系统的瓶颈，又是整个存储系统的瓶颈， 所以主存的速度提高，才能提高整个计算机系统的性能。 采取一些加速CPU和主存之间的有效传输措施，提高主存速度。 加速 CPU和主存 之间有效 传输措施 采用单体双端口 并行存储器 采用多体交叉 并行存储器 采用Cache（高速缓存） 3.6 主存储器的性能提高 3.1、主存储器概述 3.2、主存储器构成 3.3、主存储器扩展 3.4、主存储器与CPU的连接 3.5、主存储器的刷新 3.6、主存储器的性能提高 3.6.1、提高主存制造技术 3.6.2、单体多字存储器 3.6.3、单体双端口存储器 3.6.4、多体交叉存储器（重点） 3、主存储器 角度二：改进 存储体系结构 角度一：提高 硬件元器件 3.6.1、提高主存制造技术 作为主存的DRAM问世以来，存储技术不断提高，先后出现了： 1）FPM DRAM Fast Page Mode DRAM 快速页模式DRAM FPMDRAM假定下一个所需数据，处于同一行的下一列。 发出行选信号，选中某一行，保持行选信号不撤消， 然后连续发出列选信号，选中某一列。 这样，减少了重复行选信号的时间，提高数据读写速度。 （正常读写：行选，列选，读写，行选，列选，读写……） （改进读写：行选，列选，读写，列选，读写，列选……） 广泛应用在：486、586计算机中。 行选信号 列选信号 列选信号 列选信号 列选信号 2）EDODRAM Extended Data Out 扩展数据输出DRAM 它是对FPMDRAM的简单扩充，增加了少量逻辑电路。 对DRAM的输出增加一组“门槛”电路（二级缓冲单元）， 这些电路用来存储数据并保持。 因此，不必等待当前读写完成，即可以启动下一个读写操作， 直到CPU可靠的读走数据。 正常读写：行选，列选，读数据（待读周期完成）， 行选，列选，读数据（待读周期完成）…… 改进读写：行选，列选，读数据给二级缓冲单元（不等读周期完成），