第2章.8086系统结构.ppt

8088/8086的堆栈操作特点 向下生长——向低地址方向生长； 双字节操作——高对高，低对低； “栈顶总满”——栈顶已经堆有数据。 PUSH AX AL AH 原栈顶 新栈顶 POP BX BL BH 低址 控制总线CB 数据总线DB 地址总线AB 系 统 总 线 形 成 处 理 器 子 系 统 I/O设备 I/O接口 存储器 系统总线BUS 微型计算机的硬件组成 二、8086输入／输出结构与配置 8086系统与外部设备的输入/输出是通过接口完成的。 1）单独编址 系统要为I/O芯片的每个端口分配一个地址，各个端口号不能重复。8086中I/O端口单独编址。 2）寻址范围 8086CPU设计了65535个8位的I/O端口，即寻址范围是0～64K。两个编号相邻的8位端口可以组合成一个16位端口。? 3）访问指令 执行IN, OUT指令，RD#信号或WR#信号与M/IO#信号同时为低电平。 三、 8086的最小和最大模式系统配置 8086CPU可工作在最小模式和最大模式两种配置。 最小模式是单处理机系统。系统中所需要的控制信号全部由8086CPU本身直接提供 最大模式可构成多处理机系统，系统中所需要的控制信号由总线控制器8288提供。 CPU工作模式的选择是由硬件决定的，当CPU的管脚MN／接高电平(十5V)时，构成最小模式；当MN／接低电平(地)时，构成最大模式。 1、最小模式系统配置 以8086CPU构成的微型计算机最小模式的基本配置。除了存储器、I／O芯片和基本时钟发生器外、还有用于地址的锁存器8282(或8283)以及用于数据传输的缓冲器8286(或8287)。 最小模式系统 2、最大模式系统配置 与最小模式系统相比较，主要区别是最大模式系统中增设了一个总线控制器8288和一个总线仲裁器8289。 8086CPU输出的状态信号S2～S0同时送给8288和8289，由8288输出8086CPU系统所需要的控制信号，而8289总线仲裁器对系统中多个处理器提出共享总线资源的要求作出裁决。 因此，8086的最大模式系统由于8288和8289的存在，可以构成一个多处理器系统。 最大模式系统 控制总线CB 数据总线DB 地址总线AB 系 统 总 线 形 成 处 理 器 子 系 统 I/O设备 I/O接口 存储器 系统总线BUS 2.3 8086CPU内部时序 1、时序基本概念 时序指的是计算机内各种操作在时间上的先后次序。 一般来说，计算机通过逐条执行指令完成某项特定的任务，指令的执行是根据时钟脉冲的节拍有序地进行的。 因此，在特定的计算机系统中，完成特定的操作所需要的时间是可以评估的。这样，进一步理解时序概念就意味着要理解各种时间周期。 时钟周期或状态周期：8086CPU内部的逻辑操作以及与外部存储器和I/O交换数据进行的总线操作全部由CPU的时钟来定时的。CPU的基本定时单位称为时钟周期或者状态周期。假设8086的主频为10MHz，一个时钟周期为100ns。 总线周期：CPU为了读取指令或传送数据，需要通过总线接口部件BIU与存储器或I/O接口进行信息交互，执行对总线的操作。进行一次数据传送的总线操作定义为一个总线周期。 指令周期：完成一条指令所需要的时间，是由一个或多个总线周期组成。 典型总线周期示意图 2、典型时序图 8086指令执行过程 下面用动画形式演示如下指令的执行过程 1000:100 MOV AL,[2000H] ; A0 00 20 1000:103 ADD AL,02H ; 04 02 1000:105 HLT ; F4 演示 2.4 80x86典型微处理器介绍 一、80486微处理机 80486微处理机是在80386微处理机的基础上改进并发展起来的32位机。内部寄存器和数据总线宽度都是32位，地址总线也是32位，使得可寻址的内存空间达到4GB。虚拟内存空间达到64TB。80486CPU将浮点运算部件（FPU）、8KB高速缓冲（Cache）存储器等集成在一块芯片内。 80486微处理机采用了一些新技术，如：RISC---Reduced Instruction Set Computer（精减指令集计算机）技术、突发式总线技术等，使微处理机的性能大大提高。 1、 80486内部结构框图 80486内部功能结构框图 1、80486微处理机的特点 增强型 8048