超高速Flash ADC集成电路设计.pdfVIP

摘 要  摘 要 随着半导体技术的发展，模数转换器 （Analog to Digital Converter, ADC）作为模 拟与数字接口电路的关键模块，对性能的要求越来越高。为了满足这些要求，模数转 换器正朝着低功耗、高分辨率和高速度方向快速发展。在磁盘驱动器读取通道、测试 设备、纤维光接收器前端和日期通信链路等高性能系统中，高速模数转换器是最重要 的结构单元。因此，对模数转换器的性能，尤其是速度的要求与日俱增，甚至是决定 系统性能的关键因素。 在分析各种结构的高速模数转换器的基础上，本文设计了一个分辨率为 6 位,采 样时钟为 1GS/s 的超高速模数转换器。本设计采用的是最适合应用于超高速 A/D 转 换器的全并行结构，整个结构是由分压电阻阶梯，电压比较器，数字编码电路三部分 组成。在电路设计过程中，主要从以下几个方面进行分析和改进：采用了无采样/保 持电路的全并行结构；在预放大电路中，使用交叉耦合对晶体管作为负载来降低输入 电容和增加放大电路的带宽，从而提高比较器的比较速度和信噪比；在比较器的输出 端采用时钟控制的自偏置差分放大器作为输出缓冲级， 使得比较输出结果能快速转换 为数字电平，以此来提高 ADC 的转换速度；在编码电路上，先将比较器输出的温度 计码转换成格雷码，再把格雷码转换成二进制码，这样进一步提高 ADC 的转换速度 和减少误码率。 本文采用  SMIC 0.18­µm CMOS  混合信号工艺，整个系统的版图面积为  0.415  2  mm 。仿真结果显示，在采用时钟为 1GS/s，输入模拟信号为 14.78MHz 时，有效位 为 5.9 比特。在电源电压为 1.8V，1GS/s的采样时钟下，功耗仅为 33mW。 关键词：全并行模数转换器；超高速；电压比较器；数字纠错；仿真 I  万方数据 Abstract  Abstract  With  the  technology  of  semiconductor  rapidly  developing,  the  need  for  the  performance of the ADC  (Analog to Digital  Converter) which  is the special  interface  between analog and digital circuits becomes higher and higher. In order to meet these  demands, ADCs are developing toward low­power, high­resolution and high­speed. High  speed ADCs are the important building blocks for high­performance systems such as disk  drive  read  channels,  testing  instruments,  fiber  optical  receiver  front­ends,  date  communication links and so on. Therefore, the performance of ADC, especially the speed,  even has become the key factor of the system performance.  Based on the ana