02010202通用Cortex-M3处理器结构与工作原理.ppt

内部SRAM区的大小是512MB，用于让芯片制造商连接片上的SRAM，这个区通过系统总线来访问。 在这个区的下部，有一个1MB的区间，被称为“位带区”。 该位带区还有一个对应的32MB的 “位带别名(alias)区”，容纳了8M个“位变量”（对比8051的只有128个位变量）。 位带区对应的是最低的1MB地址范围，而位带别名区里面的每个字对应位带区的一个比特。 位带操作只适用于数据访问，不适用于取指。通过位带的功能，可以把多个布尔型数据打包在单一的字中，却依然可以从位带别名区中，像访问普通内存一样地使用它们。 位带别名区中的访问操作是原子的，消灭了传统的“读－改－写”三步曲。位带操作的细节待会还要讲到。 地址空间的另一个512MB范围由片上外设（的寄存器）使用。这个区中也有一条32MB的位带别名，以便于快捷地访问外设寄存器，用法与内部SRAM区中的位带相同。 如可以方便地访问各种控制位和状态位。要注意的是，外设区内不允许执行指令。 还有两个1GB的范围，分别用于连接外部RAM和外部设备，它们之中没有位带。 两者的区别在于外部RAM区允许执行指令，而外部设备区则不允许。 最后还剩下0.5GB的隐秘地带，CM3内核的闺房就在这里面，包括了系统级组件，内部私有外设总线，外部私有外设总线，以及由提供者定义的系统外设。 存储格式 Cortex-M3 处理器将存储器看作从 0开始向上编号的字节的线性集合。例如： 字节 0-3 存放第一个被保存的字 字节 4-7 存放第二个被保存的字 Cortex-M3 处理器能够以小端格式或大端格式访问存储器中的数据字，而访问代码时始终使用小端格式。 注意： 小端格式是 ARM 处理器默认的存储器格式。 在小端格式中，一个字中最低地址的字节为该字的最低有效字节，最高地址的字节为最高有效字节。存储器系统地址 0 的字节与数据线 7-0 相连。 在大端格式中，一个字中最低地址的字节为该字的最高有效字节，而最高地址的字节为最低有效字节。存储器系统地址 0的字节与数据线 31-24 相连。 小端数据格式 大端数据格式 2.6异常 异常是指由于执行指令时的一个错误条件而产生的故障。 工作原理参见 Cortex-M3权威指南.pdf p44 异常模型 Cortex-M3 处理器和嵌套向量中断控制器（NVIC）对所有异常按优先级进行排序并处理。所有异常都在处理模式中操作。 出现异常时，自动将处理器状态保存到堆栈中，并在中断服务程序（ISR）结束时自动从堆栈中恢复。 在状态保存的同时取出向量快速地进入中断。 处理器支持末尾连锁（tail-chaining）中断技术，它能够在没有多余的状态保存和恢复指令的情况下执行背对背中断（back-to-back interrupt）。 异常类型 课本p170 什么是“中断”？ 中断服务程序 中断请求 中断服务程序 外 设 CPU CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(中断服务子程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。 例如：吃饭时突然手机铃响… 中断示意图 中断响应(查向量表) 中断请求 中断返回 通过中断向量表找到中断服务程序所在存储单元。 嵌套向量中断控制器 NVIC 支持240 个优先级可动态配置的中断，每个中断的优先级有256 个选择。低延迟的中断处理可以通过紧耦合的NVIC 和处理器内核接口来实现，让新进的中断可以得到有效的处理。 提供如下的功能： 可嵌套中断支持 向量中断支持 动态优先级调整支持 中断延迟大大缩短 中断可屏蔽 作业 根据Cortex M3结构图分析是如何实现逻辑体系中的五大功能和总线功能的 ？ Cortex M3的地址空间是如何组织的？ 什么叫异常？ 简述中断的处理过程？ 从下节课开始带U盘，COPY教学资源中的软件，练习安装。 更多模板、视频教程： * 通用Cortex-M3处理器结构与工作原理 课本第二章 本章工作原理包括两类内容： 通用Cortex-M3处理器结构与工作原理 具体STM32(CM3)处理器结构与工作原理 教学资源 四本重要的参考手册： STM32F103参考手册 Cortex-M3权威指南 STM32F103数据手册 STM32固件函数库使用手册 目录 Cortex M3处理器结构图 CM3内核 嵌套向量中断控制器(NVIC) 总线矩阵 外部总线 调试接口 多级存储结构 寄存器 存储器映射 存储器的组织 存储格式 异常与中断 异常的处理方式----中断 中断的概念 嵌套向量中断控制器的主要性能 Cortex-M3处理器基本结构 Cortex-M3