各种电平标准.pdf

DDR 内存 采用的是支持 2.5V 电压的SSTL2 标准 而对于比较老一些的 SDRAM 内存来说 它支持的则是 3.3 V 的 LVTTL 标准. 现在常用的电平标准有 TTL 、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485 等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL 等。下面简单介绍一下各 自的供电电源、电平标准以及使用注意事项。 TTL ：Transistor-Transistor Logic 三极管结构。 Vcc ：5V；VOH=2.4V ；VOL=0.5V ；VIH=2V ；VIL=0.8V 。 因为 2.4V 与 5V 之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统 功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的 LVTTL。 LVTTL 又分 3.3V、2.5V 以及更低电压的 LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc ：3.3V ；VOH=2.4V ；VOL=0.4V ；VIH=2V ；VIL=0.8V 。 2.5V LVTTL： Vcc ：2.5V；VOH=2.0V ；VOL=0.2V ；VIH=1.7V ；VIL=0.7V 。 更低的 LVTTL 不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就 OK 了。 TTL 使用注意：TTL 电平一般过冲都会比较严重，可能在始端串 22 欧或 33 欧电阻； TTL 电平输入脚悬空时是内部认为是高电平。要下拉的话应用 1k 以下电阻下拉。TTL 输出不能 驱动 CMOS 输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS 。 Vcc ：5V；VOH=4.45V ；VOL=0.5V ；VIH=3.5V ；VIL=1.5V 。 相对 TTL 有了更大的噪声容限，输入阻抗远大于TTL 输入阻抗。对应3.3V LVTTL，出现 了 LVCMOS，可以与 3.3V 的 LVTTL 直接相互驱动。 3.3V LVCMOS： Vcc ：3.3V ；VOH=3.2V ；VOL=0.1V ；VIH=2.0V ；VIL=0.7V 。 2.5V LVCMOS： Vcc ：2.5V；VOH=2V ；VOL=0.1V ；VIH=1.7V ；VIL=0.7V 。 CMOS 使用注意：CMOS 结构内部寄生有可控硅结构，当输入或输入管脚高于VCC 一定 值( 比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V ；Vee ：-5.2V ；VOH=-0.88V ；VOL=-1.72V ；VIH=-1.24V ；VIL=-1.36V 。 速度快，驱动能力强，噪声小，很容易达到几百 M 的应用。但是功耗大，需要负电源。 为简化电源，出现了 PECL(ECL 结构，改用正电压供电)和 LVPECL。 PECL：Pseudo/Positive ECL Vcc=5V ；VOH=4.12V ；VOL=3.28V ；VIH=3.78V ；VIL=3.64V LVPELC：Low Voltage PECL Vcc=3.3V ；VOH=2.42V ；VOL=1.58V ；VIH=2.06V ；VIL=1.94V ECL、PECL、LVPECL 使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络 或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如 多用于时钟的 LVPECL：直流匹配时用 130 欧上拉，同时用 82 欧下拉；交流匹配时用 82 欧 上拉，同时用 130 欧下拉。但两种方式工作后直流电平都在 1.95V 左右。) 前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出 LVDS 电平 标准。 LVDS：Low Voltag