网站大量收购闲置独家精品文档,联系QQ:2885784924

EDA技术与Verilog设计第二章MAXPLUSⅡ集成开发工具.ppt

EDA技术与Verilog设计第二章MAXPLUSⅡ集成开发工具.ppt

  1. 1、本文档共32页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第2章 MAX+PLUSⅡ集成开发工具(2) 2.4 MAX+PLUSⅡ文本设计 2.5 定时分析 2.6 编程下载 2.4 MAX+plusⅡ文本设计 集成在MAXPLUSⅡ中的三种语言: AHDL(Altera Hardware Description Language) —现已较少使用,后缀为.tdf VHDL(Very High Speed Integrated Circuit(VHSIC) Hardware Description Language) — 不很直观,需有Ada编程基础,需经过较长时间培训才能掌握,后缀为.vhd VerilogHDL(Verilog Hardware Description Language) —只要有C语言编程基础,即可容易掌握,后缀为.v 在编辑窗口中输入程序: 指定项目名称 创建缺省(Default)符号 打开编译器窗口 打开编译器窗口: 在 MAX+PLUS II 菜单内选择Compiler 项。则出现编译器窗口,如上图所示。 选择 Start即可开始编译, MAX+PLUS II 编译器将检查项目是否有错,并对项目进行逻辑综合,然后配置到一个 Altera 器件中,同时将产生报告文件、编程文件和用于时间仿真用的输出文件。 但是,在开始编译前,我们还必须设定一些别的选项 。 选择一个器件 首先,您需要为项目指定一个器件系列,然后,您可以自己选择某个具体的器件,也可以让编译器在该器件系列内自动选择最适合您的项目的器件。 确定器件系列: 管脚分配 Altera 推荐让编译器自动为您的项目进行管脚分配。 但如果用户必须自己分配管脚,请按以下步骤进行: 选择一种全局逻辑综合方式 您可以为您的项目选择一种逻辑综合方式,以便在编译过程中指导编译器的逻辑综合模块的工作。 按以下步骤为您的项目选择一种逻辑综合方式: 对 MAX 器件进行多级综合 对于 MAX (乘积项)器件,您可以选择多级综合。 它可以充分利用所有可使用的逻辑选项。这种逻辑综合方式,用于处理含有特别复杂的逻辑的项目;而且配置时不需要用户干涉。对于 FLEX 器件,这个选项自动有效。 FLEX 器件的进位/级联链 进位链提供逻辑单元之间的非常快的向前进位功能。 利用级联链可以实现扇入很多的逻辑函数。 如选择FAST 综合方式,则进位/级联链选项自动有效。按如下步骤可人工选择该选项是否有效: 设置定时要求 您可以对整个项目设定全局定时要求,如:传播延时,时钟到输出的延时,建立时间和时钟频率。 对于FLEX 8000, FLEX 10K and FLEX 6000 系列器件,定时要求的设置将会影响项目的编译。 按如下步骤设置定时要求: 准备编译 在 Processing 菜单下,有一些会对编译产生影响的选项。 最后,在编译器窗口中选择Start。在编译器编译您的项目期间,所有的信息,错误和警告将在自动打开的信息处理窗口中显示出来。如果有错误发生,选中该错误信息,然后按下locate按钮,您将找到该错误在设计文件中所处的位置。 选择菜单“Node ” →“Enter Nodes from SNF”,出现如图所示的选择信号结点对话框。按右上侧的“List”按钮,左边的列表框将立即列出所有可以选择的信号结点,然后按中间的“=”按钮,将左边列表框的结点全部选中到右边的列表框。按“OK”按钮,选中的信号将出现在波形编辑器中。 选中的信号将出现在波形编辑器中: 编译完成后,您可以利用定时分析器来分析您的项目的性能。定时分析器提供了三种分析模式: 传播延迟分析 在 Analysis菜单中选择Delay Matrix项。 选择 Start。则定时分析器立即开始分析您的项目并计算项目中每对连接的节点之间的最大和最小传播延迟。 时序逻辑电路性能分析 在 Analysis 菜单内选择Register Performance项。 选择 Start 就开始进行时序逻辑电路性能分析。 建立和保持时间分析 在 Analysis菜单中选择 Set/Hold Matrix项。 选择 Start 开始进行建立/保持时间分析。 首先确认编程器硬件已安装好。然后按如下步骤打开编程器窗口: 在 MAX+PLUS II 菜单中选择 Programmer 项。编程器窗口如下图所示。 利用 Altera 编程器对 MAX 和 EPROM 系列器件进行编程 1. 在 Option 菜单内选择Hardware Setup 项,然后在 Hardware Type 对话框内选择适当的 Altera 编程器,最后按下 OK按钮。 2.

文档评论(0)

wendan118 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档