数字电子技术基础02A第二章门电路试卷.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * 注意此处输入0.3V和输出0.3V关系不对应。 * 注意此处输入0.3V和输出0.3V关系不对应。 * * * RL在允许的范围以内应该尽可能得取较小的值，这样可以提高门电路的开关速度。可以取RL=1kΩ * * * 此处默认逻辑0为0.3V * 若E点电位为3.6V，假设二极管导通，则T2集电极电位亦T3基极电位为4.3V。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 二、电路与符号 4kΩ R2 R1 1.6kΩ 1kΩ R3 A B C +VCC +5V uO uI T4 T1 T2 Y D 130Ω R4 T3 A B C F +VCC2 RL OC门电路图 国标符号 集电极开路 正常使用时，一般需外接上拉负载电阻 三、OC门的应用 (1) 实现线与 OC门线与图 输出级连接图 等效逻辑电路图 实现与或非运算 (2) 用作驱动器 在OC门的上拉负载电阻RL处用指示灯、继电器等替代，则可作为驱动器使用。 +VCC 270Ω +5V 右图所示为一OC门驱动发光二极管的电路。可以看出，当OC门输入有一为低电平时，发光二极管灭；当三个输入均为高电平时，输出为低电平，发光二极管亮。 用来驱动继电器 (2) 用作驱动器 用来驱动脉冲变压器 用来驱动电容负载，构成锯齿波发生器 脉冲变压器与普通变压器的工作原理相同，只是脉冲变压器可工作在更高的频率上。 (3) 用作电平转换 当改变OC门上拉负载电阻上的电源VCC2为10V时，输入输出端逻辑0对应的低电平保持0.3V不变，而逻辑1对应的高电平由输入端的3.6V变为输出端的10V，高电平对应电压有所转移。 通过此电平转换的功能可以调节输出高电平使其满足下一级电路对高电平的要求。 +VCC2 RL +10V +VCC +5V 输入端： 逻辑1── 3.6V 逻辑0── 0.3V 输出端： 逻辑1── 10V 逻辑0── 0.3V (4) 实现多路信号在总线上的分时传输 (4) 上拉电阻的计算（确定） 图中：n ━━上级OC门的个数 p ━━负载OC门输入端的个数 m ━━负载OC门的个数 IOH IOH IIH IIH IIH IRL 当OC门的输出为高电平时(含义)： IOH ━━OC门的截止漏电流 若负载RL的阻值变大，会使得输出高电平电位降低，若RL无限制增大，可能使输出高电平降低到VOH(min)以下，破坏了正常的逻辑关系，因此，应有： 自学 IOL IIS IIS IRL 当OC门的输出为低电平时： 若负载RL的阻值变小，会使得输出低电平电位抬高，若RL无限制减小，可能使输出低电平抬高到VOL(max)以上，破坏了正常的逻辑关系，因此，应有： 考虑最不利的情况，假设只有一个OC门（Y1）处于导通状态，其他截止 注意：m为负载门的个数，非负载门输入端个数 则： 自学 综上，可知上拉负载电阻应满足关系： 例：下图电路中各参数已列写出，求上拉电阻大小 IOH =200μA; IOL=16mA IIS =1mA; IIH=40μA VCC =5V; VOH(min)=3V; VOL(max)=0.4V RL(max)=(VCC-VOH)/(2IOH+9IIH) =(5-3)/(2×0.2+9×0.04) =2.63(kΩ) RL(min)=(VCC-VOL)/(IOL-3IIS) =(5-0.4)/(16-3×1) =0.35(kΩ) 可以取RL=1kΩ 自学 2.5.2 TSL门（三态门） 　　通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。 　　　在实际电路中，还有一种输出既非高电平又非低电平的状态，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。 　　　这种电路称三态逻辑电路或称三态门电路，有时也记作TSL门（Three State Logic gate）。 一、电路结构 称为控制端、使能端 (1)当E＝“0” “0” 导通 1V 1V 截止 截止 截止 高阻 电路输出为： Y=Z(高阻态或悬浮状态，也叫禁止状态 ) 二、工作原理 在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态。 由于三极管T3和T4同时截止，输出端相当于悬空或开路。 (2)当E＝“1” “1” 截止 电路具备逻辑功能： 红色二极管截止，相当于开路，不起任何作用。