第五章中央处理器练习题.ppt

A B C D E F G H a点 IR3=0 IR3=1 （1）微地址安排如下?（设为4位二进制） 0000 0001 0010 0110 0011 0100 0101 0111 （2）各条微指令代码及存储地址如下： A 0 0001 B 1 0010 C 0 0011 D 0 0111 F 0 0101 G 0 0111 E 0 0100 H 0 0000 存储地址 微命令字段 测试判别字段 下址字段 0000 0001 0010 0011 0100 0101 0110 0111 （3）微地址修改（转移）逻辑图如下： … … uA2 uA1 uA0 微地址寄存器 uAR（CAR） 与逻辑 IR3 测试判别 字段 9、CPU结构如图示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述取指令的数据通路。 （3）简述完成指令LDA X的数据通路 （ X为内存地址，LDA功能为: （X）→AC ）。 （4）简述完成指令ADD Y的数据通路（Y为内存地址，ADD功能为（AC）+（Y）→AC）。 （5）简述完成指令STA Z的数据通路（Z为内存地址，STA功能为（AC）→Z）。 主存储器M A AC ALU 状态寄存器 操作控制器 B D C +1 【解答】 （1）四个寄存器的名称： A——MDR，B——IR， C——MAR，D——PC 主存储器M MDR AC ALU 状态寄存器 操作控制器 IR PC MAR +1 【解答】 （2）取指令的数据通路： PC→MAR→M→MDR→IR 主存储器M MDR AC ALU 状态寄存器 操作控制器 IR PC MAR +1 （3）简述完成指令LDA X的数据通路 （ X为内存地址，LDA功能为 （X）→AC ）。 【解答】X→MAR→M→MDR→ALU→AC 主存储器M MDR AC ALU 状态寄存器 操作控制器 IR PC MAR +1 （4）简述完成指令ADD Y的数据通路（Y为内存地址，ADD功能为（AC）+（Y）→AC）。 【解答】Y→MAR→M→MDR→ALU→ADD→AC 主存储器M MDR AC ALU 状态寄存器 操作控制器 IR PC MAR +1 （5）简述完成指令STA Z的数据通路 （Z为内存地址，STA功能为（AC）→Z）。 【解答】Z→MAR，AC→MDR→M 10、在微程序控制器中，微程序计数器?PC可用?MAR来代替，试问PC是否可用具有计数功能的存储器地址寄存器MAR来代替？ （要点：MAR不仅用来取指令，还要用来取数据） 11、微程序中为什么要有转移功能？ （要点：提高微程序的代码效率） 12、某机的微指令格式中有10个独立的控制字段C0~C9，每个字段可激活Ni条控制线中的某一条，其中Ni的定义为： 问： （1）为表示这十个控制字段，需要多少 控制位（采用编码方式）？ 字段 0 1 2 3 4 5 6 7 8 9 Ni 4 6 3 11 9 5 7 1 8 15 （2）如果采用完全水平型格式，需要 多少控制位？ ——31，69。 13、某CPU数据通路为双总线结构，如图所示。该图连线有误，请画出修正后的连线图（不改变原有的双总线结构）。再写出实现加法指令ADD X，（R1）的过程，该指令功能?：（R1）+（X）→X，X为存储器某一单元的地址。 RA：ALU的输入寄存器。 IR PC R1 R2 R3 R4 RA M MDR MAR ALU 【解答】 修改如下： （1）改线—ALU的输入输出线互换； （2）加线---ALU输出至MDR输入； （3）为ALU增加最低位“+1”的信号。 指令执行过程略。注意该通路的特点。 IR PC R1 R2 R3 R4 RA M MDR MAR ALU +1 14、用上题改正后的通路，写出执行相对转移指令的执行过程。 解答略。 15、设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？ 【解答】 时钟周期T=1/8MHz=0.125us， 机器周期为0.125×2=0.25us 指令周期为0. 25×2.5=0.625us （1）平均指令执行速度为1/0.625=1.6MIPS （