第2章原理图输入设计32.ppt

第2章 原理图输入设计 【学习目标】 通过本章学习，了解 QuartusⅡ软件；掌握QuartusⅡ软件的基本操作、EDA技术中的简单原理图设计方法。 2.1 Quartus Ⅱ软件介绍 QuartusⅡ是Altera公司的综合性的PLD开发软件，支持原理图、VHDL、Verilog-HDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 此外，QuartusⅡ通过和DSP Builder工具与Matlab／Simulink相结合，可以直接实现各种DSP应用系统；支持Altera的片上可编程系统(SOPC)的开发，集系统级设计、嵌入式软件开发和可编程逻辑设计于一体，是一种综合性的开发平台。 2.2 用原理图方法设计2-4译码器 2.2.1 2-4译码器电路输入与编辑 1．建立工程 （1）建立工程文件 首先在硬盘上建立工作文件夹，例如：decoder2_4。单击“File ”菜单下的“New Project Wizard…”命令。 没有需要添加的文件和库，直接单击 “Next”按钮即可。 （3） 选择目标器件 本例中“Family”选项选择“cycloneⅡ ”系列器件，在“Available devices”选项下选择“EP2C35F672C8”选项，单击“Next”按钮目标器件选择完毕。 （4）选择第三方EDA工具 本例中并没用调用第三方工具，直接单击“Next”按钮即可。 （5） 结束设置 2. 建立原理图文件 （1）建立原理图/图表模块文件 “File”-“New” 命令， 在“Device Design Files”对话框选择 “Block Diagram/Schematic File” 2.2.2 2-4译码器的综合 命令：Processing-Compiler Tool 2.2.3 2-4译码器的仿真 1.建立矢量波形文件 单击“File”-“New”命令，选择“Other File”页面，选择“Vector Waveform File”选项 2.编辑输入信号波形 3. 仿真 processing-simulator tool 2.2.5 2-4译码器的编程下载 1.引脚分配 QuartusⅡ的引脚分配是为了对所设计的工程进行硬件测试，将输入/输出信号锁定在器件确定的引脚上，单击“Assignments”菜单下的“Pins”命令。 “副本MagicSOPC IO分配表V1.1.xls” 分配引脚完成后必须重新编译工程才能使本次引脚分配有效。 2.下载验证 下载命令：tools-programmer 将本次设计所生成的文件通过与计算机连接的下载电缆下载到实验平台上来验证此次设计是否符合要求。 将下载线连接到计算机的USB口，如果没有找到硬件，则需要手动安装驱动。 驱动程序所在位置：altera\72\quaturs\drivers\USB-blaster\x32 Simulation mode:可以选择进行functional 或 timing 若选择functional 需要先点击 右侧 Gnerate functional simulation netlist 功能仿真波形图 时序仿真波形图 输入/输出引脚名 双击输入端“ pin_name”对应的“Location”项后弹出引脚列表，从中选择合适的引脚 * * 2-4译码器 decoder2_4 （2）选择需要加入的文件和库 打开元件库：在图形编辑窗口的空白处双击鼠标左键 放元件：“primitives”→“logic”→“and2”（或者在“Name”输入编辑框中输入“and2”）后，单击“OK”按钮。 放引脚：(primitives→pin) 引脚命名：双击pin_name使其衬底变黑后，输入相应的端口名 保存文件 分析综合 布局布线 分配编译 时序分析 双击“Name”下方的空白处，弹出“Insert Node or Bus”对话框 单击对话框的“Node Finder…”按钮 将filter项设置为Pins:all 单击“List”按钮 单击“”按钮 单击“OK”按钮 单击“OK”按钮 添加节点后的矢量波形编辑窗口 选中该行的波形 单击工具栏中 编辑输入信号