第6讲触发器与时序电路设计方法案例.ppt

触发器与时序电路设计方法 一、存贮元件的种类 二、锁存器举例 三、触发器举例 四、基于TG的D触发器仿真 1、动态与静态 2、功能 (１)基于静态CMOS门的锁存器 (3) 钟控CMOS反向器(C2MOS) 工作原理 ? = 0: p1 n1 都截止，输出悬空 ? = 1: p1 n1 都导通，实现反向器的功能 (4) Mux-Based Latches 基于选择器的锁存器 (6) SSTC的锁存器 (6) SSTC的锁存器工作原理 (6) SSTC的锁存器工作原理 （7） TSPC Including Logic in TSPC (8) Regenerative latch（再生锁存器） 性能比较 三、触发器 触发器基本原理 由基本CMOS门构成 基于传输门的触发器 C2MOS电路构成的触发器 TSPC 概述： Flip-flops Not transparent—use multiple storage elements to isolate output from input 主从触发器 ? = 1: 主锁存器有效，接收数据；从锁存器无效，Q输出保持原来数据 ? = 0: 主锁存器无效；从锁存器有效，传递主锁存器的信号，主触发器输出稳定，所以Q不改变。 （1）基本CMOS组成的触发器 （２）Master-Slave (Edge-Triggered) Register Clocked inverter operation ? = 0: both clocked transistors are off, output is floating. ? = 1: both clocked inverters are on, acts as an inverter to drive output. （2）C2MOS 四、 Design of Sequential machines 作业 对TG-based的D触发器进行PSPICE功能验证, 并测试能耗 (0.13u工艺) 这是上边沿 f D Qb Q Db (３) Static flip-flops based on RAM fb D Qb Q Db 这是下边沿 四、Dynamic Latches (动态锁存器) (1) 基于传输门的Dynamic Latches Cg: 存贮节点的寄生电容 主要由反相器的栅电容组成 存贮节点 PP. 252 1. Operation ? =1: ？ ? =0: ？ ? = 0: transmission gate is off, inverter output is determined by storage node. ? = 1: transmission gate is on, inverter output follows D input. PP. 252 2. Layout 3. 特点 电路简点 动态电容会放电 PP. 254 (2) Clocked CMOS Latches (C2MOS Latches) 钟控CMOS锁存器 Q 存贮节点 (D) ? =1: ？ ? =0: ？ 特点 电路简点 动态电容会放电 Operation PP. 256 Clocked inverter symbol circuit PP. 256 symbol circuit PP. 256 (3) Quasi-static Latches 准静态锁存器 LD =0: Q存贮 ?2 =0: 正反馈断开， 电路成动态Latch Operation LD =1: Q=D 存贮节点 ?2 =1:存贮节点形成正反馈， 电路成静态锁存器 (D) Q PP. 255 四、Dynamic flip-flops (动态触发器) (1) 基于传输门的Dynamic flip-flops 这是上边沿 master slave ?b ? ? =0：赋值 ? =1：内部Q保存， slave输出改变 内部的Q （3）TSPC Register（真单相钟控寄存器） 这是上边沿 （3）TSPC Register（真单相钟控寄存器） CLK=0时 =1 =D’ 保持 （3）TSPC Register（真单相钟控寄存器） CLK=1时 = D D’ ＝D 上升沿触发 一、FSM 二、设计方法与特点 三、设计实例 PP. 260 一、FSM structure FSM --- finite state machine 有限状态机 输入 输出 状态信号 驱动（激励信号) 1、FSM structure PP. 261-264 １、输出方程 2、驱动方