电子产品工艺11介绍.ppt

3.用555构成单稳态触发器 （1）用555构成的单稳态触发器电路图如图11.23所示。 在图11.23中，各元件的参考数值如下：R＝10K，C1＝0.33μF， C2＝0.01μF， ui是频率约为10KHZ左右的方波信号，用双踪示波器观察OUT端的输出波形，并和ui的波形相比较，测出脉冲的宽度TW。 （2）调节输入信号ui的频率，分析并记录OUT端波形的变化。 （3）若想使输出信号的脉宽TW＝10S，怎样调整电路？测出此时各有关元件的参数值 4.用集成时基电路555构成施密特触发器 （1）用集成时基电路555构成的施密特触发器电路图如图11.20所示，在实验板上安装此电路。 （2）这个电路的回差电压为1/3VCC，在电压控制端5脚上外接可调电压，可改变回差电压的大小。 （3）用双踪示波器测出ui和uo的波形，并加以比较，记录数据。 图11.20 施密特触发器电路图 11.6多路竞赛抢答器的装调实训 11.21 多路竞赛抢答器电路的总体设计参考框图 一、实训目的 1.掌握多路竞赛抢答器电路的设计思路，会制定设计方案。 2.掌握数字电路的设计、组装与调试方法。 3.熟悉中小规模集成电路的综合应用。 4.通过电路的设计、组装和调试，培养学生综合分析问题的能力和提高工程实践的能 二、实训要求 1.完成设计任务：用中小规模集成电路设计并制作出多路竞赛抢答器电路。 2.技术指标要求：多路竞赛抢答电路要具有：八组抢答功能，若任意一组抢答成功，则显示该组组号并伴有音乐提示，其他组则被封锁，不能完成抢答，直到裁判宣布重新开始抢答时，各组才可以进行下一次抢答。 三、实训预习内容 1．多路竞赛抢答器电路的总体设计方案 多路竞赛抢答电路的总体设计参考框图如图11.22所示，电路由抢答器按键电路、8－3线优先编码电路、锁存器电路、译码显示驱动电路、门控电路、“0”变“8”变号电路和音乐提示电路七部分组成。 图11.22 多路竞赛抢答器电路的总体设计参考框图 当主持人按下再松开“清除／开始”开关时，门控电路使8－3线优先编码器开始工作，等待数据输入，此时优先按动开关的组号立即被锁存，并由数码管进行显示，同时电路发出音乐信号，表示该组抢答成功。与此同时，门控电路输出信号，将8－3线优先编码器处于禁止工作状态，对新的输入数据不再接受。按照此设计方案设计的多路竞赛抢答器电路图如图11.26所示。 2、多路竞赛抢答器电路的工作过程 在抢答开始前，裁判员合上“清除／开始”开关Ｓ，使基本ＲＳ触发器的输入端Ｓ＝０，由于有非门１的0作用，使触发器的输入端Ｒ＝１，则触发器的输出端Ｑ为１，为0，使与非门２的输出为１，74LS148编码器的ＳＴ端信号为１；ＳＴ端为选通输入端，高电平有效，使集成8－3线优先编码器处于禁止编码状态，使输出端Y2、Y1、Yo和YEX均被封锁。同时，触发器的输出端为0，使ＲＳ锁存器74LS279的所有Ｒ端均为零，此时锁存器74LS279清零，使BCD七段译码驱动器74LS48的消隐输入端/＝０，数码管不显示数字。 当裁判员将“清除／开始”开关Ｓ松开后，基本ＲＳ触发器的输入端Ｓ＝１，Ｒ＝０，触发器的输出端Ｑ为0、为１，使ＲＳ锁存器74LS279的所有Ｒ端均为高电平，锁存器解除封锁并维持原态，使BCD七段译码驱动器74LS48的消隐输入端/＝０，数码管仍不显示数字。此时，ＲＳ锁存器４Ｑ端的信号0经非门３反相变1，使与非门２的输入端全部输入１信号，则与非门２的输出为0，使集成8－3线优先编码器74LS148的选通输入端ＳＴ为0，74LS148允许编码。从此时起，只要有任意一个抢答键按下，则编码器的该输入端信号为0，编码器按照BCD8421码对其进行编码并输出，编码信号经ＲＳ锁存器74LS279将该编码锁存，并送入BCD七段译码驱动器进行译码和显示。 与此同时，74LS148的YEX端信号由１翻转为0，经ＲＳ锁存器74LS279的4S端输入后在4Ｑ端出现高电平，使BCD七段译码驱动器74LS48的消隐输入端/＝１，数码管显示该组数码。 另外，ＲＳ锁存器４Ｑ端的高电平经非门３取反，使与非门２的输入为低电平，则与非门２的输出为1，使74LS148的选通输入端ＳＴ为１，编码器被禁止编码，实现了封锁功能。数码管只能显示最先按动开关的对应数字键的组号，实现了优先抢答功能。 多路竞赛抢答器电路的工作状态见表11.10所示。 表11.10 多路竞赛抢答器电路的工作状态表 门控电路 RS锁存器 编码器 译码器 数码管 S R 1R 1S 2R 2S 3R 3S 4R 4S ST YEX 清除 0 1 0 0 × 0 × 0 × 0 × 1 1 0 灭 开始 1 0 1 1 1 1 1 1 1 1 1 0 1 0 灭 按键 1 0 1 1