第七章语音信号案例.ppt

目 录 7.1 系统的总体设计 7.2 TLV320AIC23B与TMS320VC5509A的 接口设计 7.3 DSP相关片上外设 7.3.1 I2C 7.3.2 McBSP 7.4 软件设计 7.5 系统展望 7.1 系统的总体设计 语音信号的采集和播放是语音信号处理的基础，DSP是各种语音信号数字处理的平台。 DSP通过控制语音信号的模数和数模转换器采集和播放语音信号，再通过DSP的数字信号处理实现各种语音信号处理的算法。 系统两大组成部分 音频编解码芯片 实现数模和模数转换功能 DSP芯片 控制音频编解码芯片采集和播放语音信号，实现语音信号的采集，然后将语音信号存储到DSP的内部RAM中，最后实现语音信号的播放。 DSP芯片的选择 DSP指标 处理速度、功耗、程序存储器和数据存储器的容量、片内的资源。 VC55xx系列特点 低功耗，适合个人与便携式上网以及无线通信应用 。处理速度在80MIPS--400MIPS之间 。具有MCBSP同步串口、HPI并行接口、定时器、DMA等外设 。C55xx的指令长度从8-bit到48-bit。这种长度可变的指令可以使每个函数的控制代码量比C54x降低40％ ，减少了存储器的容量，降低了成本。 　7.2 TLV320AIC23与TMS320VC5509的接口设计 　 AIC23与VC5509接口原理图  TLV320AIC23的控制接口 接口模式 SPI或者I2C 选择理由 在设计中，若采用SPI总线，则需要多占用一个McBSP）资源，但是很多时候DSP的McBSP资源会比较紧张（比如需要跟近端RS-232和远端RS-485连接），考虑到系统的可扩展性，在设计中采用了通过I2C总线来配置AIC23。 I2C模式下的时序图 对接口原理图的说明 MODE接数字地 表示利用I2C控制接口对AIC23传输控制数据，定义了I2C总线上AIC23的7bit外设地址“0011010”。 收发时钟新信号CLKX1和CLKR1由AIC23的串行数据输入时钟BCLK提供，并由AIC23的帧同步信号LRCIN、LRCOUT启动串口数据传输。 DX1和DR1分别与AIC23的DIN和DOUT相连，从而完成DSP与AIC23间的数字信号通信。 TLV320AIC23的内部寄存器 7.3 DSP相关片上外设 时钟发生器 外部时钟信号从CLKIN引脚输入，在内部修改这个信号，来产生希望频率的输出时钟。时钟发生器将这个输出时钟送给CPU、外设和其它内部模块。 I2C模块 发送配置参数给TLV320AIC23。 McBSP 和TLV320AIC23实现无缝连接，传送音频数据。 7.3.1 I2C（Inter-Integrated Circuit内部集成电路）模块 I2C时钟产生 DSP时钟产生器从外部时钟源接收信号，产生I2C输入时钟信号。I2C模块内部，还要对这个输入时钟进行两次分频，产生主时钟和模块时钟。 I2C自身地址寄存器（I2COAR） I2C自身地址寄存器（I2COAR）是一个16-bit映射到DSP的I/O空间的寄存器。 I2C模块用这个寄存器来指定自身的从设备地址，与I2C总线上其它设备区分开。如果选择7-bit寻址模式（I2CMDR中的XA＝0），只用到I2COAR中的bit 6～0，对bit 9～7写0。 I2C从地址寄存器（I2CSAR） I2C从地址寄存器是一个16-bit I/O映射寄存器， I2CSAR中的SAR域包含了一个7-bit或者10-bit的从地址。如果选择7-bit寻址模式（I2CMDR中的XA＝0），只用到I2CSAR中的bit 6～0，对bit 9～7写0。 I2C预分频寄存器（I2CPSC） I2C预分频寄存器（I2CPSC）是一个16-bit I/O映射寄存器，用来对I2C的输入时钟分频，获得期望的模块时钟 。 I2C时钟分频寄存器（I2CCLKL和I2CCLKH）（1） 当I2C模块是主设备时，需要对模块时钟进行分频，获得SCL引脚上的主时钟，主时钟的波形取决于两个分频值： I2CCLKL的ICCL ：对于每个主时钟周期，ICCL决定信号电平为低的持续时间。 I2CCLKH的ICCH ：对于每个主时钟周期，ICCH决定信号电平为高的持续时间。 I2C时钟分频寄存器（I2CCLKL和I2CCLKH）（2） 7.3.2 多通道缓存串口（MsBSP） 多通道缓存串口（MsBSP， multi-channel buff