南京理工大学 DSP应用技术 课件(一).ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 冯?诺依曼总线结构 * 哈佛总线结构 * 改进的哈佛总线结构 * 3. 流水技术 定义：流水技术是将各指令的各个步骤重叠起来执行，即使得若干条指令的不同执行阶段可以处于同一时刻并行处理，这样每一个阶段称作一个流水。 取指 取数 译码 执行 取指 取数 译码 执行 第n条指令 第n＋1条指令 指令周期 1 2 3 4 5 6 7 8 非流水指令执行 * 取指 取数 译码 执行 取指 取数 译码 执行 第n条指令 第n＋1条指令 指令周期 1 2 3 4 5 6 流水指令执行 取指 取数 译码 执行 第n＋2条指令 可见，流水技术是提高DSPs程序执行效率的另一个主要手段。 * TMS320C62x/64x系列DSP流水线结构 PG：程序地址产生 PS：程序地址发送 PW：程序访问等待 PR：程序取指包接收 DP：指令分配 DC：指令译码 E1～E5：执行级的5个节拍 * 4. 专用寻址单元 DSPs通常都有支持地址计算的算术单元——地址产生器。地址产生器与ALU并行工作，地址的计算不再额外占用CPU时间。 DSPs的地址产生器一般都支持直接寻址、间接寻址，完成地址的加减运算，而且有些DSPs还能够支持位反转寻址（用于FFT计算）和循环寻址（用于FIR计算）。 * 5. 片内存储器 DSP芯片 片内存储器 片内程序存储器 ROM Flash 片内数据存储器 片内Cache 程序Cache 数据Cache * 6. 丰富的外设 ?时钟发生器(振荡器与锁相环PLL) ?定时器(Timer)，看门狗(watchdog) ?软件可编程等待状态发生器 ?同步串口(SSP)、异步串口(ASP) 、主机接口(HPI) ? JTAG边界扫描逻辑电路(IEEE 1149.1标准) ? CAN总线、PCI总线、以太网接口，I2C接口 ? DMA控制器 ? ADC ? USB，USB OTG，MMC/SD ? EMIF（DDR2） * 1.8 DSP处理器实现高速运算途径 硬件乘法器及乘加单元 高效的存储器访问 数据格式 零循环开销 多个执行单元 数据流的线性I/O 专门的指令集 * 1. 硬件乘法器及乘加单元 支持单周期的乘法指令 单周期的乘－加操作（MAC） 2. 多个执行单元 片内多个独立单元并行执行 如TMS320C62x/67x片内8个功能单元，指令执行速度最高可8倍于主频 * 3. 高效的存储器访问 高效的存储访问 存储带宽大，支持多操作数访问 特殊寻址模式，地址修改灵活 4. 数据格式 DSP数据 定点芯片 浮点芯片 * 5. 零开销循环 支持高效的循环操作，在无须花费任何时钟周期的情况下，实现FOR—NEXT循环。往往将这种特性称为“零开销循环”。 6. 数据流的线性I/O 为了达到高性能低成本的输入和输出，大多数DSP处理器都有一个或多个专门的串口或并口，并采用线性的处理机制，例如低开销的中断和DMA，使得数据的传输不影响或尽可能少地影响处理器计算单元的工作。 * 7. 专门的指令集 DSP指令集设计目的 最大限度使用处理器内部基本硬件， 提高性能 程序所占存储空间最小 * 1.9 DSP芯片性能指标及选型依据 DSP评价方法 选型依据 * 1. DSP评价方法 传统性能评价 完整应用评价 核心算法评价 * ? 传统性能评价： MIPS －Millions of Instructions per Second 百万指令每秒 MOPS－Millions of Operations per Second 百万操作每秒 MFLOPS－Millions of Float Operations per Second 百万浮点操作每秒 MACS－Multiply-Accumulates per Second 乘加次数每秒 * * * * 误导： ? 不同处理器的指令所完成的工作是不同的 ? 完成同一项算法 所需的指令数是不同的 ? 存储器的误导 ? 能耗的误导 ? 芯片数据吞吐量的误导 * ?完整应用评价： ? 可以完整的评估不同系列DSP芯片完成某一特定应用任务的详细性能指标，包括执行时间、存储器使用、功耗等指标。 ? 真实的环境难以模拟，评价难以做到公平