多FPGA系统中自定义高速串行数据接口设计要领.pdf

　第 28卷 第 11期 实 验 室 研 究 与 探 索 Vol. 28 No. 11　 　2009 年 11月 RESEARCH AND EXPLORA T ION IN LABORA TORY Nov. 2009　 ·计算机技术应用 · 多 FPGA 系统中自定义高速串行数据接口设计 1, 2 1 1 1, 2 李兆国 , 　宋 　跃 , 　谭爱群 , 　许 　浩 ( 1. 东莞理工学院 电子工程学院 ,广东 东莞 523808; 2. 华南理工大学 电子工程学院 ,广东 广州 510640) 摘 　要 :为方便多 FPGA 系统中主从 FPGA 之间的命令与数据传输 ,节省连接的引脚数量 ,设计了一种 基于 FPGA 的自定义高速串行数据传输模块 。对主从串行模块进行了详尽的协议设计 ,得出了串行传 输时序设计图 ,编写了 verilog硬件代码并仿真通过硬件实测在 25 MHz工作正常 。该设计作为一个 IP 软核 ,略作修改后 ,可以被无缝整合到各种形式的嵌入式系统中。 关键词 : 串行数据接口; 现场可编程门阵列 ; IP核 中图分类号 : TP 274　　　文献标识码 : A 　　　文章编号 : 1006 - 7 167 (2009) 11 - 0057 - 05 D e sign o f Cu stom H igh sp e ed Se ria l P e rip he ra l In te rfa ce in M u ltip le FP GA Sy stem 1, 2 1 1 1, 2 L I Z haog uo , 　SON G Yue , 　TAN A iqun , 　X U H ao ( 1. Schoo l of E lectron ic Engineering, Dongguan U n iversity of Techno logy, Dongguan 523808, Ch ina; 2. Schoo l of E lectron ic Engineering, Sou th Ch ina U n iversity of Techno logy, Guangzhou 5 10640 , Ch ina) A b stract: The de sign of cu stom h ighsp eed serial p erip heral in terface ba sed on FPGA wa s in troduced. It cou ld be u sed in tran sferring in struction or data among p rincip al and subordinate modu le s in m u ltip le FPGA system . The detailed com m un ication p rotoco l wa s de signed. The p rogram wa sw ritten w ith verilog HDL and sim u lated succe ssfu lly. It work s stab ly for 25 MH z in the reality te sting. A s an IP core, it cou ld be tran sp