第6章 可编程并行接口芯片与串行接口芯片-2.ppt

第6章 可编程并行接口芯片和串行接口芯片 6.1 并行接口和串行接口 6.2 可编程并行接口芯片8255A 6.3 可编程串行接口芯片8251 6.1 并行接口和串行接口 6.1.1 可编程接口芯片概述 接口电路中的单元 (1)输入／输出数据锁存器和缓冲器，用以解决CPU与外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用； (2)控制命令和状态寄存器，以存放CPU对外设的控制命令，以及外设的状态信息； (3)地址译码器，用来选择接口电路中的不同端口(寄存器)； (4)读写控制逻辑； (5)中断控制逻辑。 接口中的一些公用引脚作用及其连接方法 √1.片选概念 CS 或CE 2. 读/写概念 DB线，M/IO线 ，RD线 ，WR线 ，CE/CS线 √3.可编程接口的概念 目前所用的接口芯片大部分是多通道、多功能的： 所谓多通道就是指一个接口芯片一面与CPU连接， 另一面可接几个外设； 所谓多功能是指一个接口芯片能实现多种接口功能，实现不同的电路工作状态。 输出过程： RDY=“H”，表示接口寄存器已有数据，通知外设来取数; STB=“L”，表示端口数据已为外设接收，且已处理，CPU可送新数据到接口 寄存器，STB的后沿使RDY变为“L”。在输出接口中，RDY信号有时用OBF(输出 缓冲器满)表示，STB信号有时用ACK(响应)表示。 6.1.2 并行接口、串行接口和模拟接口 数据信息分：数字量、模拟量和开关量； 数字接口（数字量和开关量）； 模拟接口（模拟量）； 数字接口分并行接口和串行接口； 接口芯片与CPU之间传送的总是并行数字量； 串行接口内必须含并-串/串-并转换部件； 模拟接口内必须含A/D或D/A转换器 6.2 可编程并行接口芯片8255A 6.2.1 8255A的结构和引脚功能 1．数据总线缓冲器 这是一个三态双向8位缓冲器，它是8255A与系统数据总线的接口。 2．三个8位端口PA、PB和PC PA、PB和PC端口都可由程序设定为各种不同的工作方式。 端口A(PA口)有一个8位数据输入锁存器和一个8位数据输出锁存／缓冲器； 端口B(PB口)有一个8位数据输入缓冲器和一个8位数据输入／输出、锁存／缓冲器； 端口C(PC口)有一个8位数据输入缓冲器和一个8位数据输出锁存／缓冲器。 通常PA口与PB口用作输入／输出的数据端口，PC口用作控制或状态信息的端口。 3．A组和B组的控制电路（了解） 这两组控制电路根据CPU发出的方式选择控制字来控制8255A的工作方式，每个控制组都接收来自读／写控制逻辑的“命令”，接收来自内部数据总线的 “控制字”，并向与其相连的端口发出适当的控制信号。 A组控制部件用来控制PA口和PC口的高4位(PC7~PC4)； B组控制部件用来控制PB口和PC口的低4位(PC3~PCo)。 。4．读／写控制逻辑 用来管理数据信息、控制字和状态字的传送，它接收来自CPU地址总线的 A1、A0和控制总线的有关信号(RD、WR、RESET等)，向8255A的A、B两组控制部件发送命令。 二、8255A的引脚功能 。CS —选片信号，低电平有效，由它启动CPU与8255A之间的通信（Communication）。 RD —读信号，低电平有效。它控制8255A送出数据或状态信息至CPU。 WR —写信号，低电平有效。它控制把CPU输出的数据或命令信号写到8255A。 RESET——复位信号，高电平有效，它清除控制寄存器并置所有端口（A、B、C）为输入方式。 A1，A0：片内寄存器选择信号(输入) A1A0=00: 选中PA口; A1A0=01: 选中PB口; A1A0=10: 选中PC口; A1A0=11: 选中控制端口; D7—D0：与CPU侧连接的数据线(双向) PA7—PA0：A口外设数据线(双向) PB7—PB0：B口外设数据线(双向) PC7—PC0：C口外设数据线(双向) 6.2.2 8255A的工作方式 √一、方式0——基本输入输出 方式0下，每一个口都作为基本的输入输出口 8255A在方式0工作时 1.CPU可以采用无条件读写方式与8255A交换数据； 2. 把C口的两个部分用作控制和状态口，与外设的控制和状态端相 连，CPU可以通过对C口的读写，实现A口与B口的查询方式工作； 3.方式0中，不允许采用中断方式工作。 二、方式1——选通输入输出(应答式输入输出)（了解） 方式1下将三个端口分成A、B两组，A、