第三篇存储系统4.ppt

Cache存储器——基本原理 CACHE的功能 CACHE是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 CACHE能高速地向CPU提供指令和数据，从而加快了程序的执行速度。 为追求高速，包括管理在内的全部功能由硬件实现。 Cache存储器——基本原理 小容量快速存储器 位于CPU和内存之间 可以在放在CPU内部，也可作为单独的模块。 Cache存储器——基本原理 Cache存储器——基本原理 CACHE的命中率：在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率。则有： Cache存储器——基本原理 若tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则Cache/主存系统的平均访问时间ta为： ta=htc+(1-h)tm Cache存储器——基本原理 设r=tm/tc表示主存慢于Cache的倍率，e表示访问效率，则有： CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次 数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 【解】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 　 　r=tm/tc=250ns/50ns=5 　 　 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% 　　 ta=tc/e=50ns/0.833=60ns Cache存储器——地址映射 主存与CACHE的地址映射 全相联映射方式 直接映射方式 组相联映射方式 Cache存储器——地址映射 全相联映射方式： 在全相联映射中，将主存中一个块的地址与块的内容一起存于CACHE的行中，其中块地址存于CACHE 行的标记部分中。 CACHE的数据块大小称为行。主存的数据块大小称为块。行与块是等长的。 全相联映射方式 　　主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。 　　这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。 　　它的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。 Cache存储器——地址映射 直接映射方式 　　这也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。 　　cache的行号i和主存的块号j有如下函数关系：i=j mod m　　（m为cache中的总行数） 　　直接映射方式的优点是硬件简单，成本低。 　　缺点是每个主存块只有一个固定的行位置可存放，容易产生冲突。因此适合大容量cache采用。 Cache存储器——地址映射 直接映射方式： i = j mod m 组相联映射方式 　　这种方式是前两种方式的折衷方案。它将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系： m＝u×v 　组号　q＝j mod u 　　组相联映射方式中的每组行数v一般取值较小，这种规模的v路比较器容易设计和实现。而块在组中的排放又有一定的灵活性，冲突减少。 Cache存储器——地址映射 组相联映射方式 Cache存储器——替换策略 cache工作原理要求它尽量保存必威体育精装版数据，必然要产生替换。 替换策略 随机法 FIFO LRU 最不经常使用(LFU)算法 　 LFU算法将一段时间内被访问次数最少的那行数据换出。每行设置一个计数器。从0开始计数，每访问一次，被访行的计数器增1。当需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。 　　这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。 近期最少使用(LRU)算法 　LRU算法将近期内长久未被访问过的行换出。每行也设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。 　　这种算法保护了刚拷贝到cache中的新数据行，有较高的命中率。 随机替换 　　随机替换策略从特定的行位置中随机地选取一行换出。在硬件上容易实现，且速度也比前两种策略快。 　　缺点是降低了命中率和cache工作效率。 Cache存储器——写操作策略 写策略 写回法 全写法 写一次法 写回法： 当CPU写CACHE命中时，只修改CACHE的内容，而不立即写入主存。只有当此行被换出时才写回主存。 如果CPU写CACHE未命中，未包含欲写字的主存