第十三章 wp455-utilization_CN.pdf

白皮书：UltraScale™ FPGA WP455 （1.0版），2014年8月15 日 UltraScale架构： 最高器件利用率、性能与可扩展性 作者：Nick Mehta 高性能架构和可扩展封装移植使设计人员能够通过设计重 用在UltraScale™器件构建出多种不同的新一代应用变 体，从而实现产品差异化并加速产品上市进程。 摘要 随着密度和容量不断增大，器件一代比一代复杂，永无止境。 因此，设 计人员也不能松懈，必须在同类竞争产品成功上市之前让自己的产品实现 量产。 赛灵思UltraScale架构在现有架构基础上新增了众多技术创新，提供的器 件甚至可超越新一代应用对性能、利用率和容量的需求。UltraScale 器件 同时提供架构移植和封装引脚移植，使用户能够构建出多种不同的系统变 体，同时最大化设计重用并最大限度地减少了PCB重建工作。 © Copyright 2014 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinxin the United States and other countries. All other trademarks are the property of their respective owners. WP455 （1.0版），2014年8月15 日 1 UltraScale架构：最高器件利用率、性能与可扩展性 市场需求 许多新一代市场和应用对系统带宽和处理功能需求大幅增加。无论是有线/无线通信、视频，还是图像处 理应用，不断提高的数据吞吐量需求都会导致同样的结果，那就是流量和对各种系统组件的需求都在增 加。更多数据通过并行和串行I/O 到达片上，数据在逻辑和DSP中进行处理之前必须再次通过并行I/O接 口以DDR存储器形式缓存，同时通过串行I/O接口以串行存储器形式缓存，最后数据通过并行和串行I/O 传回它的下一个目标端。 由于一系列原因，系统处理要求正变得越来越复杂；以更高数据速率传输更大数据包需要以更高频率运 行的更宽并行数据总线。为了更有效地处理数据，通常需要在单个器件上构建一个完整的系统。这样避 免了与在两个FPGA之间发送大量数据相关的时延和功耗问题，但这会要求单个器件具有更高的密度和 容量。随着这些大容量FPGA的大量使用，必须保持以最可能高的性能运行，即便在超高利用率情况 下，也可避免性能下降。 为了在高度竞争的市场上控制工程成本，尽可能通过设计重用构建出多种不同的系统，这种做法越来越 受到设计人员的青睐。一个器件可以改变用途，以满足中、低、高三类不同应用需求，然而更可能更经 济高效的做法是平台的不同版本采用不同的器件。 针对高性能设计的UltraScale架构 为了满足市场需求，赛灵思在多年的成功的基础上对传统FPGA架构进行了重新定义，通过对架构的重 大改进可轻松应对未来设计的种种挑战。需要走更宽的数据线，以更高时钟速率存储和处理数据，这必 然会涉及到多种更改 。 逻辑与互联 FPGA架构的主要逻辑构建块都是可配置的逻辑块(CLB)，其包含多个寄存器和查找表。为了实现尽可 能高的性能，最好将设计元件紧密集成在一起。UltraScale架构提供了一个相对前代FPGA功能更强大的 增强型CLB，以