一种新的8B_10B编解码设计.pdf

DOI:10.13921/j.cnki.issn1002-5561.2012.12.016 其它 中文核心期刊 一种新的8B/ 10B 编解码设计 佺 ， 刘文杰，施 ，郭 林 孙 玲 南通大学江苏省专用集成电路设计重点实验室 江苏南通 （ ， 226007 ） 摘 要： 在分析 8B/10B 编解码规则和输入信号与对应数据间逻辑关 系的基础上，提出 了一种新的编解 码和游程值计算方法，完成 了编解码 电路的可综合 Verilog HDL 语言设计 ，并在 Quartus II 和 ModelSim 软件环境下实现 了电路综合及仿真 。仿真结果表明 ，该方法与现有 8B/10B 编解码方案相 比，最大工作频 率显著提 高，资源 占用相对较 少且可靠性得到增强。 关键词 8B/10BVerilogHDLFPGA ： ； ； 中图分类号 文献标识码 A 文章编号 1002-5561201212-0052-03 ： TN76 ： ： （ ） New kind of 8B/10B encoding and decoding design LIUWen-jie,SHIQuan,GUOLinSUNLing ， Abstract:Basedontheanalysisoftherulesof8B/10Bencodin tweentheinputsignalsandthecorrespondingdata,th latetherunlengthareputforward.Th VerilogHDLandthesimulation ulatio quency,thelessconsumptionresourceandtheenhance Key words: 8B/10B;VerilogHDL;FPGA 逻辑资源消耗少 占用资源少意味着 编解码 0 引言 。 8B/10B 电路 实现时版图面积小 并且较少的逻辑门电 ， 编解码方法具有有效检测误码 保持直流 ASIC 8B/10B 、 路还有助于减小电路功耗 简化的逻辑门电路结构能 平衡 符号码元与数据码元相隔离和数据流中信