数字电路实用教案.ppt

一、基本逻辑函数及运算 二、常用复合逻辑运算 三、逻辑符号对照 第 4 章 集成触发器 4.1 概　述 一、触发器的基本特性和作用 二、触发器的类型 4.2 触发器的基本形式 一、基本 RS 触发器 二、同步触发器 4.3 无空翻触发器 一、无空翻触发器的类型和工作特点 二、常用无空翻触发器及其符号 Synchronous Flip - Flop 　　实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 　　具有时钟脉冲控制的触发器称为时钟触发器， 又称钟控触发器。 同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。 (一)同步 RS 触发器 Q Q G1 G2 S R G3 G4 CP Q3 Q4 (一)同步 RS 触发器 工作原理 ★ CP = 0 时，G3、G4 被封锁，输入信号 R、S 不起作用。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。 ★ CP = 1 时，G3、G4 解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。 0 1 1 1 S R 1. 电路结构与工作原理 基本 RS 触发器 增加了由时钟 CP 控制的门 G3、G4 Q Q 1S C1 1R Q Q G1 G2 S R G3 G4 CP Q3 Q4 不定 1 1 0 0 1 1 1 0 Qn 0 0 Qn+1 S R RS功能 R、S 信号高电平有效 S SD R RD RD SD 2. 逻辑功能与逻辑符号 　　异步置 0 端 RD 和异步置1 端 SD 不受 CP 控制。 　　实际应用中，常需要利用异步端预置触发器值 (置 0 或置 1)，预置完毕后应使 RD = SD = 1。 (二)同步 D 触发器 (二)同步 D 触发器 1. 电路结构、逻辑符号和逻辑功能 D Q Q 1S 1R C1 CP Q Q 1D D C1 CP 不变 Qn 0 置0 置1 0 1 0 1 1 说明 Qn+1 D CP 同步 D 触发器功能表 称为 D 功能 特点：Qn+1 跟随 D 信号 (三)同步 JK 触发器 (三)同步 JK 触发器 Q Q 1S 1R C1 CP 功能表 J K 电路结构 Q Q 1J J C1 CP 1K K 逻辑符号 1 说明 Qn+1 K J CP 称为 JK 功能，即 JK = 00 时保持； JK = 11 时翻转； J ? K 时 Qn+1 值与 J 相同。 不变 Qn 0 0 置 0 0 1 0 翻转 1 1 置 1 1 0 1 不变 Qn × × 0 Qn (四)同步触发器的特点 同步触发器的触发方式为电平触发式 同步触发器的共同缺点是存在空翻 　　触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。 空翻可导致电路工作失控。 指时钟脉冲信号控制触发器工作的方式 CP = 1 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。 主要要求： 了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。 Master - Slave Flip - Flop Edge - Triggered Flip - Flop 　　工作特点：CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。 这种触发方式称为主从触发式。 　　工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。 　　这种触发方式称为边沿触发式。 无 空 翻 触 发 器 主 从 触 发 器 边 沿 触 发 器 主从触发器和边沿触发器有何异同？ 　　只能在 CP 边沿时刻翻转，因此都克服了 空翻，可靠性和抗干扰能力强，应用范围广。 相 同 处 　　电路结构和工作原理不同，因此电路功能 不同。为保证电路正常工作，要求主从 JK 触 发器的 J 和 K 信号在 CP = 1 期间保持不变；而 边沿触发器没有这种限制，其功能较完善，因 此应用更广。 相 异 处 单击此处将跳过刚才讲过的主从RS触发器内容 Q从 Q从 FF2 S R FF1 CP Q主 Q主 CP 1S 1R C1 1S 1R C1 　　给主从触发器提供反相的时钟信号，使它们在不同的