第六章 计算机系统结构复习题.pdf

1、一台模型机共有7 条指令，个指令的使用频率分别为35%，25% ，20% ，10%， 5%，3%和2% ，有8 个通用数据寄存器，2 个变址寄存器。 （1） 要求操作码的平均长度最短，试设计操作码的编码，并计算所设计操 作码的平均长度。 （2 ） 设计8 位字长的寄存器—寄存器型指令3 条，16 位字长的寄存器—存 储器型变址寻址方式指令4 条，变址范围为 127 之间。试设计指令 ± 格式，并给出各字段的长度和操作码的编码。 2 、假定在设计机器的指令系统时，对条件指令的设计有以下2 种不同的选择： (1) CPUA 采用一条比较指令来设置相应的条件码，由紧随其后的转移指令对 此条件码进行测试，以确定是否要进行转移。显然为实现一次条件转移就必须使 用比较和测试两条指令。 （2 ）CPUB 采用转移指令使得不仅具有判别是否实现转移功能，还包含上 述方案中的比较指令的功能，这样实现一次条件转移就只需一条指令就可完成。 若假设在两个机器的指令系统中，执行条件转移指令需2 个时钟周期，而其 他的指令只需1 个时钟周期。又假设在CPUA 上，要执行的指令中有20%是条件 指令，由于每条指令都需要一条比较指令，因此，比较指令将只占20% 。由于在 CPUB 转移指令中包含了比较功能，因此它的时钟周期就比CPUA 的要慢25% 。 现在要问： ① 采用不同转移指令方案的CPUA 和CPUB 啊，哪个工作速度会更快一些？ ② 如果CPUB 的时钟周期只比CPUA 的慢10%,那么此时，哪一个CPU 会工 作得更快一些？ 3、在一个Cache 存储系统中，Cache 的访问周期为10ns，主存储器的访问周期 为60ns，每个数据在Cache 中平均重复使用4 次。当块的大小为1 个字时， 存储系统的访问效率只有0.5，现在要通过增加块大小，使存储系统的访问效 率达到0.94 。 （1） 当存储系统的访问效率为0.5 时，计算命中率和等效访问周期。 （2 ） 为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提 高到多少？ （3 ） 为了使存储系统的访问效率从0.5 提高到0.94，块的大小至少增加到 几个字？ 4 、一个字节多路通道连接D1 、D2 、D3 、D4 、D5 共5 太，这些设备分别每10µs 、 30 µs 、30 µs 、50 µs 和75 µs 向通道发出一次数据传送的服务请求。请回答下 列问题： （1） 计算这个字节多路通道的实际流量和工作周期。 （2 ） 如果设计多路通道的最大流量正好等于实际流量，并假定对数据传输 率高的设备，通道响应它的数据传送请求的优先级也高。5 台设备在 0 时刻同时向通道发出第一次传送数据的请求，并在以后的时间里按 照各自的数据传输率继续工作。画出通道跟时为各台设备服务的时间 关系图，并计算这个字节多路通道处理完各台设备的第一次数据传送 请求的时刻、 （3 ） 从时间关系图上可以发现什么问题？如何解决这个问题？ 5、某工作站采用时钟频率f 为 15MHz，处理速率为10MIPS 的处理机来执行一 个一直混个程序。假定每次存储器存取为1 周期延迟，试问： （a ）此计算机的有效CPI 是多少？ （b ）假定将处理机的 时钟频率f 提高到30MHz，但存储器子系统速率不变。 这样，每次存储器粗去需要2 个时钟周期，如果30%指令每条只需要一次存储存 取，而另外5%每条需要2 次存储存取，还假定已知混合程序的指令数不变，并 与原工作站兼容，试求改进后的处理机性能。 6、一台模型机共有7 条指令，个指令的使用频率分别为35%，25% ，10%，5%， 3%和2% ，有8 个通用数据存储器，2 个变址存储器。 （1）要求操作码的平均长度最短，是设计操作码的编码，并计算所设计操作 码的平均长度。 （2 ）设