数电制作复习使用前四章.ppt

允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 二、优先编码器 集成3位二进制优先编码器74LS148 ST为使能输入端（选通端），低电平有效。 YS为使能输出端，Ys＝0表示该芯片“无编码信号输入”。 YS和ST配合可以实现多级编码器之间的优先级别的控制。高位Ys接低位ST YEX为扩展输出端，是控制标志。 YEX ＝0表示该芯片有编码输出； YEX ＝1表示该芯片没有编码输出。 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 二－十进制优先编码器 真值表 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为全变量译码器。 4.3.2 译码器 一、 二进制译码器 1、3位二进制译码器 真值表 输入：3位二进制代码 输出：8个互斥的信号 2、集成二进制译码器74LS138 当G1＝1、　　　　 时，译码器处于工作状态； 否则，译码器处于禁止状态。 译码输出端（低电平有效） 二进制译码输入端 选通控制端 真值表 输入：自然二进制码 输出：低电平有效 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 1、8421 BCD码译码器 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 二、 二－十进制译码器 真值表 ２、集成8421 BCD码译码器74LS42 74LS138的级联 一、 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 4.3.3 数据选择器 二、 集成数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 二、 集成数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 集成8选1数据选择器74LS151 74LS151的真值表 * * * * 由真值表到逻辑图 真值表 逻辑表达式或卡诺图 1 最简与或表达式 化简 2 画逻辑图 3 若要求用其他门电路实现，则应将最简与或表达式变换为相应的逻辑表达式 实际问题 逻辑抽象 逻辑设计 2、将十进制数转换为N进制数 原理：将整数部分和小数部分分别进行转换。整数部分采用基数连除取余法，小数部分采用基数连乘取整法。转换后再合并。 整数部分：基数连除向上取余法 步骤：a）将给定的十进制整数除以N，余数作为N进制数的最低位； b）将前一步的商再除以N，余数作为次低位； c）重复b步骤，记下余数，直至最后商为0。最后的余数即为 N进制的最高位。 小数部分：基数连乘向下取整法 将小数部分逐次乘以N，取乘积的整数部分作为N进制的 各有关数位，乘积的小数部分继续乘以N，直至最后乘积为0 或达到一定的精度为止。 整数部分采用基数连除向上取余法，先得到的余数为低位，后得到的余数为高位。 小数部分采用基数连乘向下取整法，先得到的整数为高位，后得到的整数为低位。 所以：(44.375)10＝(101100.011)2 例：将44.375转换为二进制 1、二进制的原码 二进制数的绝对值。前面加一位符号位表示正负。 习惯上用符号位的0表示正数，1表示负数 如 +89 = （0 1011001） -89 = （1 1011001） 2、二进制的反码 正数的反码——与原码相同 负数的反码——保持符号位1不变， 将数字部分逐位求反（1改为0，0改为1） 1.４.２ 原码、 反码和补码 如 +5 = （0 0101） -5 = （1 1011） 通过补码，将减一个数用加上该数的补码来实现 3、二进制的补码 正数的补码——与原码相同 负数的补码——保持符号位1不变， 将数字部分逐位