第5章 VHDL深入.ppt

  1. 1、本文档共67页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第5章 VHDL深入

EDA技术与VHDL 第5章 VHDL深入 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.1 数据对象及其示例说明 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2.2 双向端口设计 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.2 双向和三态控制电路 5.3 IF语句概述 5.3 IF语句概述 5.3 IF语句概述 5.3 IF语句概述 5.4 进程语句归纳 5.4 进程语句归纳 5.4 进程语句归纳 5.4 进程语句归纳 5.4 进程语句归纳 5.4 进程语句归纳 5.5 并行语句例解 5.6 仿真延时 5.6 仿真延时 5.6 仿真延时 习 题 习 题 习 题 习 题 习 题 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 5.2.3 三态总线电路设计 图5-13 例5-12错误的综合结果(Synplify综合结果) 5.2.3 三态总线电路设计 图5-14 例5-13正确的综合结果(Synplify综合结果) (1) IF 条件句 Then 顺序语句 END IF ; (2) IF 条件句 Then 顺序语句 ELSE 顺序语句 END IF ; (3) IF 条件句 Then IF 条件句 Then ... END IF END IF (4) IF 条件句 Then 顺序语句 ELSIF 条件句 Then 顺序语句 ... ELSE 顺序语句 END IF 【例5-14】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY control_stmts IS PORT (a, b, c: IN BOOLEAN; output: OUT BOOLEAN); END control_stmts; ARCHITECTURE example OF control_stmts IS BEGIN PROCESS (a, b, c) VARIABLE n: BOOLEAN; BEGIN IF a THEN n := b; ELSE n := c; END IF; output = n; END PROCESS; END example; 输 入 输 出 din0 din1 din2 din3 din4 din5 din6 din7 output0 output1 output2 x x x x x x x 0 0 0 0 x x x x x x 0 1 1 0 0 x x x x x 0 1 1 0 1 0 x x x x 0 1 1 1 1 1 0 x x x 0 1 1 1 1 0 0 1 x x 0 1 1 1 1 1 1 0 1 x 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 表5-2 8线-3线优先编码器真值表 注:表中的“x”为任意,类似VHDL中的“-”值。 【例5-15】 LIBRARY IEEE; USE IEEE.STD_LO

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档