第5章 存储器系统-2.ppt

作 业 P154: 2 、 5 、 7、 8、 9、 10 A0~An A0~An An+1~Am D0~D7 D0~D7 RD WR RD WR CE 地址 译码 器 §3 存储器扩展设计 一、存储芯片与CPU连接 CPU SRAM 二、存储器扩展方法 ?位扩展: 增加存储器字长 ?字扩展: 增加存储器字的数量 ?字和位扩展:位扩展和字扩展的组合 一、存储器芯片的扩展 1.字长的扩展： 8位—16位—32位…. ◇扩展方法： 地址线全部连在一起，片选及控制信号全部连在一起，片0对 应数据线D0—D7，片1对应D8—D15，以此类推即可。 返回 2.容量的扩展： ◇例如用2片6116（2K*8）扩展为4K*8的存储器 ◇片选信号的产生方法 线选法、局部译码法 和全译码法三种。 ? 线选法:用于扩展量不大 线选法除将低位地址线直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。 例如： 2KB （1） CS 2KB （2） CS 2KB （3） CS 2KB （4） CS 2KB （5） CS A0—A10 A11 A12 A13 A14 A15 地址分配如下： 片1： F000H-F7FFH 片2： E800H-EFFFH 片3： D800H-DFFFH 片4： C800H-CFFFH 片5： 7800H-7FFFH 注意：寻址时高位地址应只有一位有效 ?局部译码法 局部译码法是对高位地址总线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。 2KB （1） CS 2KB （2） CS 2KB （8） CS A0—A10 A11 ～ A15 选 三 条 … … 3/8 译 码 器 Y0 Y1 … … Y7 设A15A14=00 取A11，A12，A13 进行译码 地址分配如下： 片1：0000H-07FFH 片2：0800H-0FFFH 片3：1000H-17FFH … … 片8：3800H-3FFFH ?全译码法 将余下的高位地址总线全部译码，译码输出作为各芯片的片选信号。 4KB （1） CS 4KB （2） CS 4KB （16） CS A0—A11 A12 ～ A15 … … 4/16 译 码 器 Y0 Y1 … … Y15 地址分配如下： 片1：0000H-0FFFH 片2：1000H-1FFFH 片3：2000H-2FFFH … … 片16：F000H-FFFFH 3.存储器地址分配与设置 设置存储器地址时，通常可按下列步骤进行： (1)根据系统实际装机存储容量，确定存储器在整个存储空间的位置。 (2)选择合适的存储芯片，画出地址分配图或列出地址分配表。 (3)根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内单元选择的地址线，进而画出片选译码电路。 (4)画出存储器与地址总线的接口连线图 常用的地址译码器： 74LS138地址译码器为3-8线译码器 A Y0 B Y1 C Y2 Y3 E1 Y4 E2 Y5 E3 Y6 Y7 C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 1 译码输出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 输入端 控制端 引脚信号 E A B E A B Y0 Y1 Y2 Y3 Y0 Y1 Y2 Y3 A B 译码输出 0 0 Y0 0 1 Y1 0 Y2 1 1 Y3 74LS139地址译码器为两个2-4线译码器 引脚信号如下： 2716（2K*8),2732（4K*8),2764（8K*8) ---- EPROM 2114（1K*4），6116（2K*8），6264 （8K*8）--SRAM 2116（16K*1），2164A（64K*1）----DRAM A10 -- A0 A11 A12 A13 A14 A15 2K 2K 2K