第9章控制单元的组成原理2014秋.ppt

ADD @X的控制－取指 C0、C1、C2、C3、C4 ADD @X的控制－间址 C5、C1、C2、C3，得到EA ADD @X的控制－执行 取数：C5、C1、C2 计算：C6、C7 写回：C8 基本构成： 控制器，运算器， 寄存器，数据通路 寄存器的类型： 指令寄存器(IR) 程序计数器(PC) 数据寄存器(MDR) 地址寄存器(MAR) 状态寄存器(SR) 通用寄存器（Ri） 用户不可见暂存器（Z、Y） 数据通路： 单总线结构 LA→SR→BUS END WRITE BUS→MDR SR^LA→BUS SR+LA→BUS BUS→RD 指令操作流程 接上一张 ADD SUB AND ET R R 指令操作流程 DR-1→BUS END WRITE BUS→MDR DR+1→BUS DR+1→BUS BUS→R0 单操作数指令 INC DEC NEG ET R R 取指令 取操作数 指令操作流程 END WRITE Rs→PC RD+1→RD R0→PC 转移指令 ET (Rn) 取指令 (Rn)+ JMP JMP 例9.1加法指令ADD R0，（R1）的微操作序列。 FT：P0 PC→BUS，BUS→MAR，READ，CLEAR，LA，1→C0，ADD，ALU→LT P1：LT→BUS，BUS→PC((PC+1)→PC)，WAIT P2：MDR→BUS，BUS→IR P3：1→ST（取源操作数周期触发器） ST：P0 R0→BUS，BUS→SR P1 空操作 P2 空操作 P3 1→DT （取目的操作数周期触发器） DT：P0 R1→BUS，BUS→MAR，READ，WAIT P1 MDR→BUS，BUS→LA P2 空操作 P3 1→ET （取执行周期触发器） ET：P0 SR→BUS，ADD，ALU→LT P1 LT→BUS，BUS→MDR，WRITE，WAIT P2 空 P3 END 例9.2 减法指令SUB (R0)+,x(R1)的微操作序列。 START：FT微操作序列同例9.1所示 ST：P0 R0→BUS，BUS→MAR，READ，CLEAR LA，1→C0，ADD，ALU→LT P1 LT→BUS，BUS→R0，WAIT P2 MDR→BUS，BUS→SR P3 1→DT DT：P0 PC→BUS，BUS→MAR，READ，CLEAR LA，1→C0，ADD，ALU→LT P1 LT→BUS，BUS→PC(PC+1)，WAIT P2 MDR→BUS，BUS→LA P3 1→DT’ DT’:P0 R1→BUS，ADD，ALU→LT ;变址（计算有效地址） P1 LT→BUS，BUS→MAR，READ，WAIT P2 MDR→BUS，BUS→LA （取操作数） P3 1→ET ET：P0 SR→BUS，SUB，ALU→LT （执行减法） P1 LT→BUS，BUS→MDR，WRITE，WAIT （结果存内存） P2 空操作 P3 END 例9.3 转移指令JMP（R0）+ 的微操作序列 START：FT 微操作序列同例9.1（P3 1→ET） ET：P0 R0→BUS，BUS→PC，CLEAR LA，1→C0，ADD，ALU→LT（R0+1） P1 LT→BUS，BUS→R0 P2 空操作 P3 END 说明几点： （1）指令的微操作序列是机器所有指令的微操作在各个时序信号上的分配，它是指令流程的进一步具体化。安排微操作序列遵循二个规则： ①微操作序列的顺序必须是恰当的。例如，PC→BUS，BUS→MAR，必须先于MDR→BUS，BUS→IR，因为存储器读操作需使用MAR地址。 ②不能引起数据通路上的信息发生冲突。例如在一个节拍内不能两次往总线上发送信息。 （2）上述安排方式，目的在于说明由指令操作流程写出指令的微操作序列的方法，因此，不是最优方案。例如，对寄存器寻址方式，因为操作数已放在寄存器中，微操作序列十分简单，有的节拍轮空，出现空操作。在实际设计时应避免。 FT S ID CI R 1 FT CPFT 图9-6 FT触发器 FT DMA请求? ST DT ET DMAT IT 中断请求? N Y Y N 图9-5 CPU控制流程 不同类型指令所需的周期数可能不同，双操作数运算指令至少要四个周期,单操作指令要经过三个周期,转移指令经过两个周期。通常一条指令至少要经过取指和执行二个周期,