第五章评估板及实验原理_59.ppt

第五章 实验系统组成及实验原理 实验系统组成及实验原理主要分为两部分讲： TS201 EZ-KIT实验板介绍 各个实验的原理简介 5.1 TS201 EZ-KIT板介绍 5.1.1 EZ-KIT概述 5.1.2 TS201 EZ-KIT 板资源 5.1.3 EZ-KIT 使用简介 5.1.1 EZ-KIT概述 TS201 EZ-KIT评估板概述 TS201 EZ-KIT评估板的使用环境是VisualDSP++，用户使用个人计算机通过串行口或者JTAG仿真器访问 TS201 EZ-KIT评估板。其特点如下： 具有两片TS201 DSP处理器，核时钟频率达到500MHz，并且两个DSP哪个是主/从处理器以及各个DSP的核时钟模式是用户可以设置的； 具有一片24位的模数转换芯片AD1871(工作在96KHZ)； 具有一片24位的数模转换芯片AD1854 (工作在96KHZ) ； FLASH MEMORY(512K 主Flash Memory) TS201 EZ-KIT评估板概述(续） SDRAM 32MB(4M x 64Bit)； 2x2个标志FLAG的功能按键(每个处理器2个FLAG按键)； 2个功能按键作为中断IRQ0输入(每个处理器1个IRQ0按键； 4个FLAG输出的发光二极管LED； USB仿真器接口； 14引脚的仿真JTAG接口 LVDS链路接口：RJ-45接口 扩展连接接口 5.1.2 TS201 EZ-KIT板硬件资源 TS201 EZ-KIT板 TS201 EZ-KIT原理框图 TS201 EZ-KIT 板硬件资源 1．I/O 标志位 板上有一个复位按键和6个功能按键，8个发光二极管LED。其连接关系如下： FLAG0_A SW9 FLAG1_A SW8 FLAG0_B SW6 FLAG1_B SW7 FLAG2_A LED4 FLAG3_A LED6 FLAG2_B LED5 FLAG3_B LED3 Power LED LED1 Reset LED LED2 and LED8 USB Monitor LED LED9 2．中断输入 EZ-KIT板提供2个外部中断输入，其连接关系如下： IRQ0_A SW4 IRQ0_B SW5 3.开关跳线设置 板上有几个开关，其功能如下： 1）音频应用选择开关SW1跳线设置，功能如下: 2）处理器加载方式选择开关SW2位1设置 SW2的位1决定了处理器怎样加载，其功能如下： 3）SYSCON/SDRCON方式选择开关SW2位2设置 SW2的位2决定了处理器怎样控制对寄存器 SYSCON和SDRCON的写，其功能如下： 4)中断使能模式选择开关SW2位3和位5设置 SW2的位3和位5决定了DSPA和DSPB中断使能的模式选 择，其功能如下： 5）链路口数据宽度选择开关SW2位4和位6设置 SW2的位4和位6决定了处理器A和B链路口数据宽度，其功能如下： 6）FLAGS和IRQS连接源选择开关SW10设置 SW10决定了处理器A和B FLAGS和IRQS连接源，其功能如下： 4.配置电阻设置 1）处理器ID设置 EZKIT实验板上有两块TS201处理器，用户可以自己设置TS201处理器A还是处理器B为主处理器。实验板上处理器级联ID为0—8，实验板上必须有一个处理器ID设置为ID0。ID0处理器用来允许初始化片外SDRAM存储器，本实验板上采用处理器A为主处理器ID0,处理器B为从处理器ID1. 处理器DSPA的ID号设置 处理器DSPB的ID号设置 2)时钟模式配置电阻设定 TS201 EZKIT实验板采用外部20MHZ晶振提供时钟频率，经过片外时钟CLK倍频电路和片内SCLK锁相环电路(PLL)后，TS201处理器核频率CCLK为500 MHZ. 片外时钟CLK倍频电路的倍频数用户可以自由配置，在该实验板上通过配置电阻设置倍频数为5倍. 片内SCLK锁相环电路(PLL)倍数用户也可以自由配置，在该实验板上通过配置电阻设置倍数为5倍. TS201处理器核频率为CCLK :500 MHZ=20MHZ*5*5 片外时钟CLK倍频电路的倍频数的设置 片内SCLK锁相环电路(PLL)倍数的设定 EZ－KIT板的存储器 TS201 处理器有24MBits的内部存储器用来存储程序和数据，TS201 EZ-KIT 板含有512Kx8bit 的外部闪存FLASH存储器和4Mx64