电子科大-数电-数字逻辑设计第三章.ppt

第3章 数字电路 介绍数字电路中的电气知识 回 顾 CMOS稳态电气特性 逻辑电压电平和噪声容限 带电阻负载的电路特性、扇出 非理想输入、电流尖峰和去耦电容器 不用的CMOS输入端 CMOS动态电气特性 速度：转换时间、传播延迟 功耗：静态、动态 回 顾 其他CMOS输入输出结构 传输门 施密特触发器输入 三态输出 漏极开路输出 3.9 双极逻辑 二极管开关特性 二极管逻辑 双极结型晶体管 截止区 放大区 饱和区 肖特基晶体管 三极管内部电荷的建立和消散都需要时间 —— 存储时间（传输延迟的重要部分） 确保晶体管正常工作时不进入深度饱和 利用肖特基二极管 3.10 晶体管－晶体管逻辑 TTL与非门工作原理 TTL逻辑的电气特性 逻辑电平和噪声容限 扇出、驱动能力、电阻性负载特性 不用的输入端 其它TTL电路 或非门、非反相门 三态输出、集电极开路OC门 逻辑系列 3.8 CMOS系列 HC、HCT 高速 VHC、VHCT FCT、FCT-T 3.11 TTL系列 H高速 S肖特基 L低功耗（LS） A高级（AS、ALS） F快速 3.12 CMOS/TTL接口 需要考虑：噪声容限、扇出、电容负载 3.13 低电压CMOS逻辑和接口 为什么使用低电压？ 减小电源电压可以减小动态功耗 更小的尺寸、更高的集成度 3.3 ? 0.3V 2.5 ? 0.5V 1.8 ? 0.15V LVTTL输出可直接驱动TTL输入端 如果输入是5V容许的，TTL输出可驱动LVTTL输入端 如果LVTTL输出是5V容许的，TTL和LVTTL三态输出可驱动同一总线 3.14 发射极耦合逻辑ECL 如何提高速度？ —— 防止晶体管饱和 电流型逻辑（CML） （current－mode logic，CML） 也称为：发射极耦合（ECL） 基本CML电路 基本CML电路 第3章 小结 正逻辑表示和负逻辑表示 三种基本逻辑运算：与、或、非 逻辑表达式、真值表、逻辑符号 作为电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式 逻辑系列：CMOS系列和TTL系列 CMOS反相器的构成及工作状态分析 第3章 小结（续） 学习理解逻辑电路的静态、动态特性分析，等价的输入、输出模型 逻辑电压电平 和 噪声容限 带电阻负载的电路特性、扇出 非理想输入、电流尖峰和去耦电容器 不用的CMOS输入端 速度、功耗 第3章 小结（续） 理解特殊的输入输出结构 CMOS传输门 施密特触发输入结构 三态输出结构 漏极开路OD输出结构（集电极开路OC） 了解其他类型逻辑电路：TTL、ECL 了解不同类型、不同工作电压的逻辑电路输入输出逻辑电平以及其间的连接配合 第2章 掌握重点 正数的十进制、二进制、八进制、十六进制表示，以及它们之间的相互转换 符号数的 S-M码、补码、反码表示，以及它们之间的相互转换； 带符号数的补码的加减运算 BCD码、GREY码 第3章作业（P127～132） 3.1 (a) (d) (f) 3.2 (a) (d) (f) 3.5 3.9 3.14 3.23 (d) 3.36 3.92 理解 3.38 3.41 3.46 计算扇出 3.49 (a) (b) 3.57 (a) 计算直流噪声容限 3.53 3.56 (c) 选做 3.61 3.62 3.81 3.28 (自学3.5.8) * * 数字逻辑设计及应用 EN EN_L A B A B Z 逻辑符号： A EN OUT 高阻态、低态、高态 A B Z VCC VCC ’ R 上拉电阻 线与 ＋ + Rf Vd 正偏 （导通） + 反偏 （截止） A B D1 D2 R VCC Y 电平偏移 不能直接驱动负载 基极 base collector 集电极 发射极 emitter VCC vo + - vi + - RB RC iC 三极管反相器 基极 集电极 发射极 —— TTL系列 低态：0.0～0.8V 高态：2.0~5.0V A B Z VCC = +5V Q2 Q3 Q4 Q5 Q6 D1A D1B 二极管与门 输入 保护 分 相 器 推拉式输出 推拉式输出 分 相 器 二极管与门 输入 保护 低 导 通 截 止 截止 高 高 低 A B Z VCC = +5V Q2 Q3 Q4 Q5 Q6 D1A D1B 推拉式输出 分 相 器 二极管与门 输入 保护 高 截 止 导 通 导通 低 1.0V 0.7V A B Z VCC = +5V Q2 Q3 Q4 Q5 Q6 D1A D1B 74 54 FAM nn 器件标号 功 能 对