VLSI设计基础复习资料.doc

  1. 1、本文档共13页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VLSI设计基础复习资料

VLSI设计基础复习资料 为什么CMOS(含BiCMOS)工艺成为VLSI主流工艺?其最大特点是什么? 在微电子技术领域,集成电路的制造有两个主要的实现技术:双极技术与MOS技术。CMOS以其结构简单,集成度高,耗散功率小等优点,成为当今VLSI制造的主流技术。其最大特点是耗散功率小。 说明MOS器件的基本工作原理。它与BJT基本工作原理的区别是什么? MOS器件基于表面感应的原理,是利用垂直的栅压VGS实现对水平IDS的控制。它是多子(多数载流子)器件。用跨导描述其放大能力。 双极型晶体管(BJT)是利用发射结、集电结成的体内器件,由基极电流控制集电极电流的两种载流子均起作用的器件。用电流放大系数描述其放大能力。 为什么说硅栅工艺优于铝栅工艺? 硅栅工艺是利用重掺杂的多晶硅来代替铝做为MOS管的栅电极,使MOS电路特性得到很大改善,它使|VTP|下降1.1V,也容易获得合适的VTN值并能提高开关速度和集成度。硅栅工艺具有自对准作用,这是由于硅具有耐高温的性质。栅电极,更确切的说是在栅电极下面的介质层,是限定源、漏扩散区边界的扩散掩膜,使栅区与源、漏交迭的密勒电容大大减小,也使其它寄生电容减小,使器件的频率特性得到提高。另外,在源、漏扩散之前进行栅氧化,也意味着可得到浅结。铝栅工艺为了保证栅金属与漏极铝引线之间看一定的间隔,要求漏扩散区面积要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区,这是因为有一绝缘层将栅区与源漏极引线隔开,从而可使结面积减少30%-40%。硅栅工艺还可提高集成度,这不仅是因为扩散自对准作用可使单元面积大为缩小,而且因为硅栅工艺可以使用“二层半布线”即一层铝布线,一层重掺杂多晶硅布线,一层重掺杂的扩散层布线。由于在制作扩散层时,多晶硅要起掩膜作用,所以扩散层不能与多晶硅层交叉,故称为两层半布线.铝栅工艺只有两层布线:一层铝布线,一层扩散层布线。硅栅工艺由于有两层半布线,既可使芯片面积比铝栅缩小50%又可增加布线灵活性。 当然,硅栅工艺较之铝栅工艺复杂得多,需增加多晶硅淀积、等离子刻蚀工序,而且由于表面层次多,台阶比较高,表面断铝,增加了光刻的困难,所以又发展了以Si3N4作掩膜的局部氧化LOCOS (Local Oxidation Isolation for MOSIC) 工艺,或称等平面硅栅工艺。 画出MOS器件的输出特性曲线。指出MOS器件和BJT输出特性曲线的异同。 双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似,但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS ,双极性晶体管的输出特性曲线的参变量是基极电流IB。 画出增强型(Enhancement) NMOS晶体管和耗尽型(Depletion)NMOS晶体管的输出特性曲线。标出它们阈值电压VT(Threshold voltage) 、 夹断电压VP (pinch-off)的符号。 耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。 列出影响MOS晶的阈值电压VT 的因素。为什么硅栅NMOS器件相对于铝栅NMOS器件容易获得增强型器件? 第一个影响阈值电压的因素是作为介质的二氧化硅(栅氧化层)中的电荷Qss以及电荷的性质。第二个影响阈值电压的因素是衬底的掺杂浓度。 第三个影响阈值电压的因素是由栅氧化层厚度tOX决定的单位面积栅电容的大小。 第四个对器件阈值电压具有重要影响的参数是栅材料与硅衬底的功函数差ΦMS的数值。铝栅的ΦMS为-0.3V硅栅为+0.8V。所以硅栅NMOS器件相对于铝栅NMOS器件容易获得增强型器件。 写出MOS晶体管的线性区、饱和区和截止区的电流-电压特性方程。何谓萨式方程? 萨式方程就有MOS晶体管的电流-电压特性方程。 说明MOS晶体管的最高工作频率同栅极输入电容之间的关系。 MOS晶体管的最高工作频率栅极输入电容正比于栅区面积乘单位面积栅电容。 什么是MOS晶体管的衬底偏置效应?CMOS倒相器有衬底偏置效应吗? 当MOS晶体管的源极和衬底不相连时,即VBS (Bulk-Source) ≠0 的情况,由基本的pn结理论可知,处于反偏的pn结的耗尽层将展宽。由于栅电容两边电荷守衡,所以,在栅上电荷没有改变的情况下,耗尽层电荷的增加,必然导致沟道中可动电荷的减少,从而导致导电水平下降。若要维持原有的导电水平,必须增加栅压,即增加栅上的电荷数。对器件而言,衬底偏置电压的存在,将使MOS晶体管的阈值电压的数值提高。对NMOS,VTN更正,对PMOS,VTP更负,即阈值电压的绝对值提高了。CMOS倒相器没有衬底偏置效应,但CMOS传输门有。 为什么通常PMOS管的(W/L)P 比NMOS管的宽长比(W/L)N大?大多少倍? 因为有效电子迁移率

文档评论(0)

676200 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档