第5章CMOS版图设计.PDF

第5章 CMOS版图设计 5.1 版图设计基本概念 5.2 设计规则 5.3 基本工艺层版图 5.4 FET版图尺寸的确定 5.5 逻辑门的版图设计 5.6 标准单元版图 5.7 设计层次化 2/78 5.1 版图设计基本概念  什么是版图设计？  Layout design：定义各工艺层图形的形状、尺寸以 及不同工艺层的相对位置。 3/78  版图设计的内容  布局：就是将组成集成电路的各部分合理地布置在芯 片上。安排各个晶体管、基本单元、复杂单元在芯片 上的位置。  布线：就是按电路图给出的连接关系，在版图上布置 元器件之间、各部分之间的连接。设计走线，实现管 间、门间、单元间的互连。  尺寸确定：确定晶体管尺寸（W、L ）、互连尺寸（宽 度）以及晶体管与互连之间的相对尺寸等。 4/78  版图设计的目标 满足电路功能、性能指标、质量要求 尽可能节省面积，以提高集成度，降低成本 尽可能缩短连线，以减少复杂度，缩短延时、改善 可靠性 5/78 EDA工具的作用 (EDA: Electronic Design Automation)  版图编辑  规定各个工艺层上图形的形状、尺寸、位置（Layout Editor）  规则检验  版图与电路图一致性检验（LVS，Layout Versus Schematic ）  设计规则检验（DRC，Design Rule Checker）  电气规则检验（ERC，Electrical Rule Checker）  布局布线  Place and route，自动给出版图布局与布线 6/78  电路图与版图一致性检查 （LVS: Layout Versus Schematic） 电路图与版图一致性检查（LVS）从版图中提取的 电路同原电路相比较，其方法通常是将两者的网表进 行对比。比较的结果，可以是完全一致或两者不全一 致，设计者应对所示的错误进行必要的版图修改。 7/78  设计规则检验 （DRC：Design Rule Check） 设计规则检查是一个运用版图数据库检查在版图上 涉及的每条设计规则的程序。例如检查在版图上每条金 属线的宽度和间距以保证它们不违反所规定的最小值。 通过DRC保证该设计在生产工艺的限度范围内，可被制 造出来。 8/78  电气规则检查 （ERC：Electrical Rule Check） 除违反设计规则而造成的图形尺寸错误外，常还 会发生电学错误，如电源、地、某些输入或输出端的 连接错误。这就需要用ERC检验步骤来加以防范。 为了进行ERC的验证，首先应在版图中将各有关 电学节点做出定义。如将电源、接地点、输入端、输 出端分别给出“节点名”。