45集成触发器时序逻辑电路.PPT

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 4.8.1 可编程只读存储器（PROM） EPROM：可擦写的ROM，可以通过紫外线或X射线 重新写入新的存储内容 。 E2PROM：电擦写的可编程只读存储器，它允许擦写 上百甚至上万次，编程一次(先擦后写)大 约只需20ms时间。 4.8.1 可编程只读存储器（PROM） PROM的应用：由于PROM由一个与阵列和一个或阵列组成，因此利用PROM可以方便地实现组合逻辑函数。 [例4.8.1]试用PROM实现逻辑函数F=AB+BC+AC [解]（1）该逻辑函数有三个输入变量，一个输出变量，所以可选用3条地址线和1条数据输出线的PROM，即选用8×1字位的PROM。 （2）为了使该函数所含的与项和与阵列的输出一致，可以运用逻辑代数将它变换为： 4.8.1 可编程只读存储器（PROM） （3）然后对PROM的或阵列编程。内部固定连接用“.”表示，被编程部分的连接用“×”表示。画出实现该组合逻辑电路的阵列图。 PAL（Programmable Array Logic）：也由与阵列和或阵列组成，但它的与阵列可编程而或阵列不可编程。因此在用PAL实现逻辑函数时，每个输出是若干个与项之和，而与项的数目是固定的。 在PAL产品中，一个输出的最多与项可达8个，而且有多种输出结构 。 4.8.2 可编程阵列逻辑（PAL） 4.8.2 可编程阵列逻辑（PAL） 具有反馈的寄存器输出结构的可编程阵列逻辑PAL16R8 （1） PAL16R8的引脚图 其中： CLK为时钟，I1~I8为8个输入端，O1~O8为8个输出端，OE为输出控制（使能）端，当OE=0时，O1~O8输出数据，当OE=1时，O1~O8为高阻态。 4.8.2 可编程阵列逻辑（PAL） 具有反馈的寄存器输出结构的可编程阵列逻辑PAL16R8 （2） PAL16R8的 电路结构示意图 4.8.2 可编程阵列逻辑（PAL） [例4.8.2] 用PAL实现的两位二进制减法计数 解：两个D触发器的状态方程为： 当S=1时 因为： FBFA的状态按11→10→01→00→11的规律变化，这是一个两位二进制减法计数器。 当S=0时， FBFA的状态不变。 通用阵列逻辑（Generic Array Logic,简称GAL）是20世纪80年代发展起来的一种PLD产品，由于采用了E2CMOS制造工艺，能够电擦写，因而可重复编程。 GAL中与阵列是可编程的，而或阵列是固定的（不可编程），但它的每个输出都有一个输出宏单元，为逻辑设计提供了高度灵活性，每个宏单元可由用户编程进行组态，即输出完全由用户定义，因而利用软、硬开发工具，对GAL进行编程写入后，可方便地实现所需要的组合电路或时序电路。 4.8.3 通用阵列逻辑（GAL） 4.8.3 通用阵列逻辑（GAL） 通用阵列逻辑GAL16V8 GAL16V8的引脚图 其中：引脚2~9（共8个）固定作为输入端，还可以将其他8个脚配置成输入模式，使输入端达到16个。引脚12~19（共8个）的功能由编程情况决定，GAL内部含有8个输出宏单元，可以由用户根据所设计的逻辑电路的需要，通过编程规定作为输出模式或输入模式。工作于输出模式既可以规定为寄存器输出（时序逻辑输出），也可以规定为组合输出。 4.8.3 通用阵列逻辑（GAL） [例4.8.3] 用GAL16V8构成图的可双向移位的6位寄存器 [解]图（a）是可双向移位的6位寄存器的原理示意图； 图（b）是实现6位移位寄存器的一种配置图。 4.9.1 9位数字密码锁电路 4.9.2 带数字显示的七路抢答器 4.9 应用举例 9位数字密码锁电路图 4.9.1 9位数字密码锁电路 （1）CC4017十进制计数器/0~9译码器 4.9.1 9位数字密码锁电路 该集成电路将计数器和译码器制作在一起，其中Q0~Q9是译码器的10个输出端，R 是复位端（高电平时复位），CLK是时钟脉冲输入端，EN 是时钟允许端。若将EN 接低电平，则计数器在时钟脉冲的上升沿计数，计数结果经译码器译码后输出。右图是Q0~Q9的输出波形。 （2）图示密码锁电路只要依次按动S3、S0、S2、S7、S0、S6、S2、S4、S9各个键(即开锁密码为：3027062