使用VCXO (压控晶体振荡器)作为时钟(CLK)发生器.DOC

使用VCXO (压控晶体振荡器)作为时钟(CLK)发生器 ? “VCXO” (压控晶体振荡器)是由晶体决定振荡频率的振荡器，可用控制电压在小范围内进行频率调整。VCXO时钟(CLK)发生器已在多种系统中得到应用，如数字电视，数字音频，ADSL和STB。此应用笔记介绍VCXO CLK发生器的结构，关键参数测量，PCB设计指南，以及对一个应用于MPEG2和AC-3音频设备的VCXO CLK发生器MAX9485的测试结果。 ? VCXO CLK发生器的结构和应用“VCXO”，即压控晶体振荡器，其振荡频率由晶体决定，但可用控制电压在小范围内对频率进行调整，控制电压范围一般为0-2或0-3伏。VCXO的调谐范围为±100ppm至±200ppm。图1为一个典型VCXO CLK发生器的结构和晶振电路模型。 图1. 典型VCXO CLK发生器的结构图 变容二极管CV1和CV2的容值变化会影响到晶振模型，从而改变振荡频率。两个外接并联电容CS1和CS2用来调整谐振范围和中心频率的偏移。按照图1所示的晶振电路，谐振频率可用下式表示： 其中CL是由CV1，2和CS1，2决定的等效负载电容。可准确地表示为： CL = (CV1+CS1) || (CV2 + CS2)。取一阶近似并考虑到C1 C0和CL，可得到fc的频率增量。 图2为CS1 = CS2时，fc随CS1值变化的典型曲线图。 图2. VCXO频率与并联电容CS1 (CS1=CS2) 利用这一微调特性，可使用VCXO和PLL构成一个具有微调特性的CLK发生器。 VCXO CLK已经在多种系统中得到应用，如数字电视，数字音频，ADSL和STB。Maxim的MAX9485就是这样一款CLK发生器芯片，专为MPEG-2和杜比数字音频(AC-3)应用设计[1]，它几乎可以提供数字音频到模拟转换所采用的所有频率，支持从12kHz到96kHz的采样频率。 Maxim还为其它应用设计了各种VCXO CLK发生器。 VCXO CLK发生器的关键参数有许多参数用来描述VCXO CLK发生器。其中最重要的是调谐电压范围、中心频率、牵引范围以及时钟输出抖动。 调谐电压范围为VCXO控制电压的变化范围，此电压控制变容二极管的电容。通常为0至2V或3V。中心频率为VCXO输出频率范围的中点。牵引范围为变化频率(增大或减少)与中心频率的比值。此比值一般用ppm表示(百万分之一)，代表VCXO的相对频率牵引范围。通常牵引范围大约为100 - 200ppm，取决于VCXO的结构和所选择的晶体。 时钟抖动是CLK发生器的一个重要参数，有多种关于抖动的定义。两个最常用的抖动参数称为“周期”抖动和“周期间”抖动，我们将在第四节详细讨论这些问题。抖动取决于CLK发生器的结构，芯片之间会有差异，不同的应用对抖动的要求也不相同。 晶体选择和电路板设计晶体的选择和PCB板布局会对VCXO CLK发生器的性能参数产生一定的影响。选择晶体时，除了频率、封装、精度和工作温度范围，在VCXO应用中还应注意等效串联电阻和负载电容。串联电阻导致晶体的功耗增大。阻值越低，振荡器越容易起振。负载电容是晶体的一个重要参数，首先，它决定了晶体的谐振频率。一般晶体的标称频率指的是其并联指定负载电容后的谐振频率。应当指出，此处的标称频率是当CL等于指定负载电容时利用公式(1)计算出的值，但不是利用计算出的值。因此，VCXO的调谐范围与CL的值紧密相关。当负载电容值较小时，VCXO的调谐范围限制在上端；同样，电容值较大时，调谐范围将限制在下端。负载电容的适当取值取决于VCXO的特性。例如，MAX9485设计中，为了均衡调谐范围、调谐曲线中点、同时简化电路板设计，我们选择Ecliptek (ECX-5527-27) [2]具有14pf负载电容的27MHz晶体。使用这样的晶体时，MAX9485具有±200ppm的牵引范围，见图3。应该指出，封装会导致晶体牵引范围的差异。一般金属壳封装比表贴器件(SMD)的牵引范围更大。但是最近DAISHINKU公司[5]生产的一款新SMD晶体可达到与金属壳晶体近似的牵引范围。我们测试了这款SMD晶体(DSX530GA)，发现外接两个4pf的并联电容时可以实现±200ppm频率牵引范围，见图4。 为了限制VCXO的调谐范围，可通过改变外部并联电容设置向上的调节范围。并联电容取值范围为4 - 7pf，取决于电路板寄生电容。另一方面，向下的调节范围取决于内部变容二极管值，不能由外部改变。为了降低寄生电容对向上频率调节范围的影响，在电路板布局中应尽可能的减少晶体引脚对地的寄生电容，保证引脚与地层和电源层之间的清洁。详细的电路板布局，请参考MAX9485评估板[4]。 图3. 图4. 测量输出时