电子论文-一种改进的基于扫描的电路设计.pdfVIP

电子设计 文童 ~：1008--0570(2006)02-2--0235-03 一 种改进的基于扫描的电路设计 ImprovementofScan-BasedDesjgn (1．江南大学；2．中国电子科技集团公司第五十／究所)唐玉兰 。于宗光 2,1李天阳 1黄越 Tang，Yulan Yu。Zongguang Li。Tianyang Huang，Yue 摘要：由于科学技术的快速提 高，单一芯片中所包含 的晶体管的数 目越来越 多，相对造成 了芯片可测试度 的降低 以及 测试 ． 成本 的增加 。传统的基 于扫描 的测试方法 中，常会有测试时间太长的缺点。本文采用 了向量压缩 ．并用Test—PerClock的方 式来处理待测 电路 ，减少 了测试时间，不影响故障覆盖率 。 关键词 内建 自测试；多输入特征寄存器；线性反馈移位寄存器 中图分类号：TN407 文献标识码 ：A Abstract：Duetothefastimprovementofprocesstechnology， thenumberoftransistorscontinuouslyincreaseinachip which de． ， creasesthetestabilityandincreasesthetestingcost．Theconventionalscan-baseddesignhas somedisadvantages， oneofwhichis thetesttimetoolong．Inthisthesis，wetrytocompressvectorsand testhteCUTwiht Test—Per—Clocktoreducethetesttime．Also wecangetthesamefaultcoveragein veryshorttesttime． Keyword：BIST；M ISR；LFSR Clock，就是当我们在测试电路的时候，每一个周期都 1 引言 送进一个新的测试向量进入电路 ，同时在电路的输出 近年来 ，随着科学技术的不断发展。单一芯片中 得到测试的结果 ，所 以这种方式的电路测试时间较 所含的晶体管数 目越来越多，其电路也越来越复杂。 短 ，速度较快。 为了确保芯片在制作完成后的正确性，有关电路测试 基于扫描的电路设计，主要是将待测电路内的寄 的这个问题越来越受重视 ．而且其测试的难度及成本 存器，全部或部分用扫描寄存器来代替，让我们在对 也越来越高，于是如何有效地检验 电路的正确性，并 电路进行测试的时候可以轻易地控制其输入及输出， 大幅度地降低测试成本，成为我们现在研究的热点。通 扫描寄存器最常用的结构是多路扫描寄存器，它是在 常我们在设计芯片的同时，可以根据芯片本身的特征， 普通寄存器的输入端 口加上一个多路器，如图1所 额外地把可测性电路设计(DesignForTestability)~[I在 示。测试控制端即多路器的选择端，数据输入端为正 芯片里。谈到可测性的电路设计，内建 自测试(BIST)和 常的功能输入端。此外还有测试输入端 、时钟输入端 基于扫描 Scan—Based)的电路设计是常被提及的。 和数据输出端。当测试输入端为…0’时，寄存器为正常 基于扫描的电路设计是可测性设计中最常用的 的功能输入，电路处于正常模式；当测试输入端为 “1” 一 种方法 ．它是属于Test—Per—Scan测试方法的电路 。 时，寄存器为扫描输入．电路就转换成扫描模式。很明 目前的测试方法有两种，一种是Test—Per—Scan，另一 显。基于扫描的电路设计可以增加待测电路的可控制