中华大学先进制程积体电路布局工程师人才养成班-中华大学电子工程.DOC

106年度經濟部工業局「智慧電子學院計畫-人才養成班」 招生簡章一、參與單位: 1.主辦單位經濟部工業局 2.財團法人資訊工業策進會 3.單位：大學 新竹市香山區五福路二段707號 連絡人: 電話：二、開課資料 班別名稱 時數 自繳費用 訓練期間 上課時間 中華大學先進製程積體電路佈局工程師 人才養成班 新招募人員班) 312 小時 自繳費用 ,000元 工業局補助 ,000元 10/5/08- 106/8/07 每週(、、) 09:00-18:00 (每日上課小時) 基礎課程：小時 核心課程：6小時實務課程：小時 課程費用與獎助辦法:自元工業局補助元學員過考核結訓後芯科技費全免 ◎備註：「結訓學員應配合經濟部工業局培訓後電訪調查」。 三、 課程簡介 項目 課程大綱 時數 課程內容(小時) 基礎課程 1.基礎電子學 30 單位(科學符號表示法、電阻、電容、電感的計量單位) 元件(電阻、電容、電感、PMOS、NMOS、BJT) 基本電學 MOSMOS Device Model/Behavior, CMOS Inverter – DC/AC Characteristics) 電路特性與性能評估(RC model, Power issipation, Fan-in/Fan-out Issues) 2.基礎半導體製程與元件 20 CMOS製程原理與佈局關聯性(Device/ Mask/Process/Layout, Layout of static CMOS circuit for basic gates (Inverter/ NAND/ NOR)) 元件結構與剖面圖(Cross-Sections) EMI現象解決方法 天線效應(Antenna Effect) 電致遷移效應(EM) 核心課程 1.VLSI設計概論 10 Introduction to VLSI Circuits and Systems CMOS Design Methods IC設計方法(Full-custom, semi-custom, gate-arrays) IC設計流程(Design flow) Crosstalk and Noise HSPICE簡介 2.積體電路實體設計 10 佈局觀念與技巧(佈局的總體設計,工程的佈局規劃,設計規則的介紹,標準元件的佈局設計,棒狀圖(stick diagram) 佈局考量(晶片良率(Yield), Bonding Pads, Power and Clock Distribution, 栓鎖效應(Latch-Up)) 3.數位積體電路設計 10 邏輯閘(Logic Gates) Boolean Algebra Combinational Logic Sequential Elements and Circuits 4.類比積體電路後段設計 6 Integrated Circuits Devices and Modeling R/L/C and MOS Matching Layout Current/Voltage References Design CMOS Amplifiers Design Operational Amplifiers Design 5.ESD靜電防護 10 靜電放電ESD的模式和工業測試標準 靜電放電ESD防護設計概念 靜電放電ESD防護技術方法 6.UNIX/Linux作業系統 4 Unix/Linux指令操作 EDA操作設立環境 Reference Library 7.佈局專案規劃課程 10 Floorplan (Chip Area 預估) Powerplan Clock Tree RC Delay Proposal、Schedule、Team Work、開會技巧、簡報技巧 8.先進製程 4 FinFET製程介紹(3) Length of Diffusion(LOD) Effect Well Proximity Effect (WPE) 實作課程 1.軟體工具實作 68 Layout Tool(Cadence Virtuoso, 建立 Library/Cell, 編輯指令, 佈局線上驗證, 光罩 GDSII格式輸出與轉換)(12) Command file (Design rule, 轉換 DRC、LVS command file, 轉換佈局編輯器 Technology File格式)(8) 佈局驗證 (DRC、LVS, DRC/LVS command file, Run Hierarchy Flatten mode) (16) Analog/RF基本佈局(含PDK介紹)(16) 電路佈置圖(Schematic), 電路模擬(Spic