ch3wyf组合逻辑电路.ppt

阵列图 3、用ROM作字符发生器电路 用ROM存储字符Z 3.6.3 ROM的容量扩展 EPROM芯片２７２５６ 正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。 OE为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。 CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。 1、位扩展（字长的扩展） 地址线及控制线分别并联 输出一个作为高8位，另一个作为低8位 用两片27256扩展成32k×16位EPROM 2、字扩展（字数扩展，地址码扩展） 用4片27256扩展成4×32k×16位EPROM OE端、输出线及地址线分别并联 高位地址A15、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端 本节小结 　　只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。 　　ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。 　　利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。 3.7 组合逻辑电路中的竞争冒险 一、概念 竞争：由于两个输入同时跳变（方向相反）的现象 竞争冒险：由于竞争而在电路的输出端可能产生尖峰脉冲的现象 与门电路中的竞争和竞争冒险 1. 偏“0”冒险(输出正脉冲) 如图4-66 所示， ，当B=C=0 时，输出函数 恒为 0，但当变量A由低电平变为高电平时，将产生一宽度为tpd的正脉冲。 图4-66 偏“0”冒险的形成过程 冒险现象 2. 偏“1”冒险(输出负脉冲) 图 4 – 66 偏“1”冒险的形成的过程 冒险现象的判别 1. 代数法 首先，找出具有竞争能力的变量，然后逐次改变其它变量，判断是否存在冒险，是何种冒险。 偏“1”冒险 偏“0”冒险 二、检查 1.代数判断法 当输出逻辑在某给定的条件下，能化为 Y＝A＋A 或 Y＝A A 则电路中存在竞争冒险 例 试判断下图中的电路是否存在竞争冒险 列出电路的输出表达式 Y1＝AB＋AC Y2＝(A+B)(B+C) 选取条件： 当B＝C＝1时，Y1＝A＋A 当A＝C＝0时，Y2＝B B 判断：两个电路中都存在竞争冒险 代数判断法的特点：适用输入个数较少的情况 2.试验方法判断 直接用电路试验，观察电路在所有输入状态变化时的输出波形。 试验法的特点：必须试验 3.卡诺图法判断 逻辑函数在卡诺图中存在相切而不相交的包围圈，则存在竞争冒险。 例 判断实现函数Y＝AC＋BC的组合逻辑电路是否存在竞争冒险。 解 画出函数的卡诺图。由图可见 卡诺图中有两个包围圈相切而不相 交，所以，实现函数 Y＝AC＋BC 的逻辑电路存在竞争冒险。 三、消除方法 1.引入封锁脉冲 在输入信号状态转换的时间内，把可能产生尖峰脉冲输出的门封锁。 2.引入选通脉冲 在可能产生尖峰脉冲输出的门电路上加一个选通脉冲输入，在电路稳定后，才选通输出。 3.接滤波电容 由于尖峰脉冲很窄，在输出端接一个小电容，利用电容的充放电，抑制尖峰脉冲的幅度。 4.修改逻辑设计 增加冗余项，卡诺图中表示为，将两个相切包围圈用一个多余的包围圈连起来。 BC A 00 01 11 10 0 1 1 1 1 1 本章小结 1．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 2．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 3．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。 2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。 7448的逻辑功能： （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（00