10G以太网的UTOPIA接口设计.pdfVIP

清华大学学报 自然科学版 年 第 卷 第 期 ISSN 1000-0054 ( )2004 44 7 25/36 CN 11-2223/N ( ),2004, .44, .7 962-965 JTsinghuaUniv Sci Tech Vol No 10 以太网的 接口设计 G UTOPIA 刘 昭, 史国炜, 曾烈光 清华大学 电子工程系 微波与数字通信技术国家重点实验室 北京 ( , , 100084) 摘 要 为了解决 以太网接入系统中 通用测试 虽然可以降低系统时钟频率 但也从以下两方面增 : 10 G ATM , 及操作物理层接口 接口 的设计问题 提出了并 ( ) , UTOPIA 加了设计难度 首先 数据通路的并行程度越高 对 。 , , 行状态机的设计方法 讨论了 以太网接入系统的整体 。 10 G 它的控制就越复杂 比如说 如果以太网接入系统采 。 , 结构和接口设计 提出了求 并行状态机的可达状态集 状 。 、 - L 用 并行的数据通路 则收发的以太网帧可能 8 , Byte 态转移表 状态序列集以及动作表的算法 并以这些算法为 、 。 在 个并行字节中的任意一个位置上结束 控制逻 8 , 基础 讨论了 并行状态机的设计复杂度问题 以此方法为 , - 。 L 辑的设计就必须考虑所有这些可能性并逐一做出相 基础 设计了两路并行的 以太网接入系统的 , 10G UTOPIA 应的处理 其次 并行数据通路设计使得系统中的扰 接口 使芯片所需的工作时钟频率降低了一半 从而 。 , -4 , , Level 码器 解扰器和其他有限状态机的设计变得更加复 证明此方法可以有效地应用于并行状态机的设计。