32位CRC校验码的并行算法及硬件实现.pdfVIP

( ) 　　中图分类号 :TP331 　　文献标识码 :A 　　文章编号 :1009 - 2552 2007 04 - 0071 - 04 32 位 CRC 校验码的并行算法及硬件实现 俞 　迅 ( 同济大学电子与信息工程学院 , 上海 200092) 摘 　要 : 通过对 CRC 校验码原理的分析 , 研究了一种并行 32 位 CRC 算法 。该算法采用递推的方 法 , 直接得出计算多位数据后的 CRC 余数与计算前余数之间的逻辑关系 。相对于一般的按位串 行计算或者查表并行计算的方法来说 , 该方法运算速度快且不需要额外的空间存储余数表 , 十 分有利于硬件实现 。 关键词 : CRC ; 模 2 运算 ; 并行 CRC 算法 The 32 - bit cyclic redundancy check parallel algorithm and hardware implementation YU Xun ( College of Electronic and Information Engineering , Tongji University ,Shanghai 200092 ,China) Abstract : Based on the theory of the cyclic redundancy check , a parallel algorithm is studied in the paper . This algorithm uses a recursive method to calculate the logic relationship of the checksum. Differing from general serial algorithm or the parallel algorithm based on list - checking , it is faster and doesn ’t need the ex tra memory space to store the remainder list . It is very easy to be implemented by hardware . Key words : Cyclic redundancy check ; modulo 2 arithmetic ; CRC parallel algorithm 　　计算机系统中的数据 ,在进行读 、写或者传输时 出去 。 可能产生错误 ,为了减少和避免错误的产生 ,一方面 首先 , 可将待编码 的 k 位数据表示成多项式 可以通过对特定电路的精心设计 ,提高电路的稳定 M ( X ) : 性和可靠性 ;另一方面则是对数据采用某种编码 ,通 M ( X ) = C X k - 1 + C X k - 2 + … k - 1 k - 2 过少量的附加电路 ,使之能发现某些错误 ,甚至能确 　　+ C X i + …+ C X + C